[发明专利]孔洞在先的硬掩模限定有效

专利信息
申请号: 201210025536.X 申请日: 2012-02-06
公开(公告)号: CN102956816A 公开(公告)日: 2013-03-06
发明(设计)人: 黄韦翰;刘世昌;徐晨祐;宋福庭;蔡嘉雄 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L43/12 分类号: H01L43/12;H01L27/22;H01L43/08;G11C11/16
代理公司: 北京德恒律师事务所 11306 代理人: 陆鑫;房岭梅
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 孔洞 在先 硬掩模 限定
【说明书】:

技术领域

发明涉及半导体领域,更具体地,本发明涉及一种孔洞在先的硬掩模限定。

背景技术

半导体存储装置被使用在用于包括收音机、电视、移动电话以及个人计算装置的电子应用方式的集成电路中。普遍公知的存储装置包括电荷存储装置,诸如,动态随机存储器(DRAM)和闪存。

近来,存储装置的发展涉及到了将半导体技术与电磁材料结合的自旋电子器件。使用电子的自旋极化,而不再使用电子电荷来表示状态“1”或“0”。一种这类的自旋电子器件是自旋力矩转移(STT)磁隧道结(MTJ)器件。

通常,MTJ器件包括自由层、固定层以及插入到自由层和固定层之间的隧道层。可以通过施加电流穿过隧道层使自由层的磁化方向反向变化,该电流导致自由层内部的注入的极化电子在自由层的磁化上施加自旋力矩。固定层具有固定的磁化方向。当电流在从自由层到固定层的方向上流动时,电子在相反的方向上流动,即,从固定层流向自由层。在经过固定层之后,电子被极化朝向与固定层的磁化方向相同的方向流经隧道层,并且随后流入到自由层中并且在其中聚积。实际上,自由层的磁化与固定层的磁化平行,并且MTJ器件将处在低电阻状态下。由电流导致的电流注入被称为主要注入(major injection)。

当施加从固定层流向自由层的电流时,电子在从自由层到固定层的方向上流动。极化与固定层的磁化方向相同的电子能够穿过隧道层流入固定层。相反地,极化不同于固定层的磁化的电子将受到固定层的反射(阻挡),并且将积聚在自由层中。最后,自由层的磁化变得与固定层的磁化反向平行,并且MTJ器件将处在高电阻状态下。由电流导致的相应的电子注入被称作次要注入(minor injection)。

发明内容

为了解决现有技术中所存在的问题,根据本发明的一个方面,提供了一种形成集成电路的方法,所述方法包括:提供衬底,所述衬底具有形成在其上的底部电极层和磁隧道结(MTJ)堆叠层;形成覆盖着所述MTJ堆叠层的掩模层;在所述掩模层中形成开口,以暴露出所述MTJ堆叠层的一部分;在所述开口中形成顶部电极;以及使用所述顶部电极作为掩模来图案化所述MTJ堆叠层,从而形成MTJ堆叠件。

在该方法中,进一步包括:在图案化所述MTJ堆叠层之前去除所述掩模层。

在该方法中,形成所述顶部电极包括:沉积导电材料,所述导电材料在所述掩模层的表面上方延伸。

在该方法中,进一步包括:平坦化所述掩模层的表面和所述导电材料,所述平坦化从所述掩模层的表面去除了所述导电材料。

在该方法中,所述开口具有倾斜的侧壁。

在该方法中,相对于所述衬底的主表面的法线,所述倾斜的侧壁具有大约0°至大约10°的角度。

在该方法中,形成所述掩模层包括:在金属化层上方形成所述掩模层。

在该方法中,所述衬底包括:所述底部电极下面的氮化硅层以及所述氮化硅层下面的碳化硅层。

根据本发明的另一方面,提供了一种形成集成电路的方法,所述方法包括:提供衬底,所述衬底具有形成在其上的底部电极层和多个磁隧道结(MTJ)层;在所述多个MTJ层上方形成薄顶部电极膜;在所述薄顶部电极膜上方形成掩模层;在所述掩模层中形成多个开口;形成多个顶部电极,所述多个顶部电极中的每一个都被设置在所述多个开口中的相应的开口中;去除所述掩模层;以及使用所述多个顶部电极作为掩模来图案化所述多个MTJ层,从而形成MTJ堆叠件。

在该方法中,形成所述多个顶部电极包括:沉积导电材料,所述导电材料在所述掩模层的表面上方延伸。

在该方法中,进一步包括:平坦化所述掩模层的表面和所述导电材料,所述平坦化从所述掩模层的表面上去除了所述导电材料。

在该方法中,所述多个开口都具有倾斜的侧壁。

在该方法中,相对于所述衬底的主表面的法线,所述倾斜的侧壁具有大约0°至大约10°的角度。

根据本发明的又一方面,提供了一种器件,包括:衬底,具有形成在其上的底部电极和磁隧道结(MTJ)堆叠件;以及顶部电极,位于所述MTJ堆叠件上方,所述顶部电极的邻近所述MTJ堆叠件的部分比所述顶部电极的顶部窄。

在该器件中,所述顶部电极包含钽。

在该器件中,所述底部电极包含钽。

在该器件中,进一步包括:一个或多个绝缘层,位于所述底部电极下面。

在该器件中,所述一个或多个绝缘层包括SiN层。

在该器件中,所述一个或多个绝缘层包括SiC层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210025536.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top