[发明专利]孔洞在先的硬掩模限定有效
| 申请号： | 201210025536.X | 申请日： | 2012-02-06 |
| 公开（公告）号： | CN102956816A | 公开（公告）日： | 2013-03-06 |
| 发明（设计）人： | 黄韦翰;刘世昌;徐晨祐;宋福庭;蔡嘉雄 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L43/12 | 分类号： | H01L43/12;H01L27/22;H01L43/08;G11C11/16 |
| 代理公司： | 北京德恒律师事务所 11306 | 代理人： | 陆鑫;房岭梅 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 孔洞 在先 硬掩模 限定 | ||
1.一种形成集成电路的方法，所述方法包括：
提供衬底，所述衬底具有形成在其上的底部电极层和磁隧道结(MTJ)堆叠层；
形成覆盖着所述MTJ堆叠层的掩模层；
在所述掩模层中形成开口，以暴露出所述MTJ堆叠层的一部分；
在所述开口中形成顶部电极；以及
使用所述顶部电极作为掩模来图案化所述MTJ堆叠层，从而形成MTJ堆叠件。
2.根据权利要求1所述的方法，进一步包括：在图案化所述MTJ堆叠层之前去除所述掩模层。
3.一种形成集成电路的方法，所述方法包括：
提供衬底，所述衬底具有形成在其上的底部电极层和多个磁隧道结(MTJ)层；
在所述多个MTJ层上方形成薄顶部电极膜；
在所述薄顶部电极膜上方形成掩模层；
在所述掩模层中形成多个开口；
形成多个顶部电极，所述多个顶部电极中的每一个都被设置在所述多个开口中的相应的开口中；
去除所述掩模层；以及
使用所述多个顶部电极作为掩模来图案化所述多个MTJ层，从而形成MTJ堆叠件。
4.一种器件，包括：
衬底，具有形成在其上的底部电极和磁隧道结(MTJ)堆叠件；以及
顶部电极，位于所述MTJ堆叠件上方，所述顶部电极的邻近所述MTJ堆叠件的部分比所述顶部电极的顶部窄。
5.根据权利要求4所述的器件，其中，所述顶部电极包含钽。
6.根据权利要求4所述的器件，其中，所述底部电极包含钽。
7.根据权利要求4所述的器件，进一步包括：一个或多个绝缘层，位于所述底部电极下面。
8.根据权利要求7所述的器件，其中，所述一个或多个绝缘层包括SiN层。
9.根据权利要求7所述的器件，其中，所述一个或多个绝缘层包括SiC层。
10.根据权利要求7所述的器件，其中，所述MTJ堆叠件包括固定层、隧道层、以及自由层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210025536.X/1.html，转载请声明来源钻瓜专利网。
