[发明专利]一种在FPGA中实现GLONASS卫星信号的快速捕获系统

说明书

技术领域

本发明涉及卫星导航领域，特别涉及一种在FPGA中实现GLONASS卫星信号的快速捕获系统。

背景技术

在欧美等国家，接收机的研究和开发已经相对成熟，只是在追求高性能、多样化接收机方面不断完善，在诸如微弱信号检测、信号快速搜索、缩短启动时间等方面进行不断改善。近年来，GLONASS的研究不断升温。从1996年12月起，国家测绘局正式向社会提供GLONASS的精密星历数据。在接收机研究方面，主要集中在GLONASS如何满足车辆、武器、航空、航海、个人手持式导航设备的要求。对GLONASS信号的捕获是GLONASS接收机的核心技术之一。针对不同的应用领域，有的捕获算法侧重于具有较高捕获灵敏度，有的则侧重于捕获的速度。

FPGA是在专用ASIC的基础上发展起来的，它克服了专用ASIC不够灵活的缺点。FPGA具有很强的灵活性，即其内部的具体逻辑功能可以根据需要     配置，便于电路的修改和维护。目前，FPGA的容量已经跨过了百万门级，使得FPGA成为解决系统及设计的重要选择方案之一。现代的很多FPGA内部集成了PLL、DLL、DSP运算单元以及大量的片内RAM存储块。由于FPGA的一系列特性，以及导航接收机技术的发展要求，使之在导航接收机基带信号处理中得到了广泛的使用。

对于高动态的应用场合，对卫星信号捕获速度要求非常高，它直接影响到接收机的首次定位时间，热启动时间，失锁重捕时间等指标。通常采样的滑动相关法占用资源少，但是必须对每个频点的相位进行相关，搜索时间过长，不适合在高动态环境下使用。匹配滤波器捕获法，搜索速度快，但是占用很大的硬件资源，在FPGA中实现起来较为困难。频域FFT并行捕获法也是一种快速的捕获方法，不过需要进行多次大点数的FFT,IFFT占用的硬件资源也比较多。

发明内容

本发明提供一种基于在FPGA中实现的对GLONASS卫星信号进行快速捕获系统，具有占用资源少，捕获速度快，易于实现等优点，适用于在高速运动的载体上对GLONASS信号进行快速捕获。

为了实现上述发明目的，本发明提供以下技术方案：

一种在FPGA中实现GLONASS卫星信号的快速捕获系统，包括下变频单元,FIR滤波器单元，采样与数据存储单元，部分匹配滤波单元，FFT单元，峰值检测单元，本地码产生器单元，本地码采样存储单元以及捕获控制单元；

所述下变频单元，用于对数字中频信号进行下变频处理，得到I，Q两路零中频的数据；

所述FIR滤波器单元，用于对I，Q两路零中频的数据进行滤波，滤除带外噪声以及高频信号；

所述采样与数据存储单元，对数据信号进行下采样，并且对数据进行存储，数据采样时间为3ms；

所述部分匹配滤波单元，完成本地码与零中频数据的相干累加；

所述FFT单元，完成对匹配滤波后的数据进行频谱分析；

所述峰值检测单元，用于完成对捕获峰值的检测，并且判断是否捕获成功；

所述本地码产生器单元，产生GLONASS的周期1ms比特率为511kbps的PR测距码；

所述本地码采样存储单元，用于对本地码进行采样，并且对本地码的采样数据进行存储，采样时间为2ms；

所述捕获控制单元，用于产生控制整个捕获模块工作的时序控制信号。

其中，所述的下变频单元采用高速时钟产生本地载波，并且在高速时钟驱动下完成下变频。

其中，所述的数据存储单元使用两级存储器结构，第一级作为数据缓存，第一级数据存储满后，再将第一级缓存中的数据全部输出至第二级主存储器。

其中，所述的匹配滤波单元使用移位存储器结构实现零中频采样数据与本地码采样数据之间的相对滑动，并且使用多组相关器快速完成数据的相干累加。

其中，所述的峰值检测单元通过对前级FFT的所有运算结果进行统计，完成门限设定，峰值检测，计算出该峰值所对应的多普勒频移以及本地码相位的频移值。

其中，所述的捕获控制单元在捕获启动命令到达以后，产生必要的控制信号，协调其他各捕获有序工作。

其中，该峰值检测单元，还包括噪声功率统计功能，用以产生自适应的捕获门限，能根据噪声大小，自动调整门限值。

所述本地码产生器单元，包含一个由9个寄存器组成的移位寄存器，用以产生GLONASS的周期1ms比特率为511kbps的PR测距码；

所述本地码采样存储单元，用于对本地码进行采样，并且对本地码的采样数据进行存储，采样时间为2ms。