[发明专利]叠层陶瓷电子部件及其制造方法

说明书

技术领域

本发明涉及叠层陶瓷电子部件及其制造方法，特别涉及外部电极的至少一部分与多个内部电极电连接从而通过直接镀覆所形成的叠层陶瓷电子部件及其制造方法。

背景技术

作为叠层陶瓷电子部件的一例的叠层陶瓷电容器的外部电极，通常是通过在部件本体的端部涂布导电膏进行烧制而形成。但是，通过该方法所形成的外部电极的厚度较大，为几十μm～几百μm。因此，为了使叠层陶瓷电容器的尺寸收敛为一定的规格值，需要确保该外部电极的体积，与此对应，虽然不希望，但还是需要减少用于确保静电电容的有效体积。

对此，例如在JP特开昭63-169014号公报(专利文献1)中公开了如下内容，即：针对部件本体的、露出内部电极的侧壁面的全面，以在侧壁面露出的内部电极短路的方式，通过无电解镀覆析出导电性金属膜，将该导电性金属膜作为外部电极。根据该专利文献1记载的技术，能够减少外部电极的体积，由此能够增加用于确保静电电容的有效体积。

如专利文献1中记载的外部电极的形成方法那样，在对露出内部电极的端部进行直接镀覆时，如果内部电极的露出端没有从部件本体充分地露出，则无法充分地作为镀覆的析出核发挥功能。此外，所谓内部电极的露出端充分地露出，并不限于内部电极的露出端相对于部件本体的外表面齐平或突出的情况，也包括从部件本体的外表面引入但其引入长度比较短的情况。

但是，在通常情况下，在烧成之后的部件本体中，多数情况内部电极的露出端不会从部件本体充分地露出，因此，有时成为外部电极的镀覆膜的覆盖率较低。此外，尽管外部电极与部件本体之间的密接性主要是由内部电极与镀覆膜的接合部分来确保，但是如果内部电极的露出端没有充分地露出，那么在内部电极与镀覆膜之间将无法获得充分的接合状态，因此，外部电极与部件本体之间的密接性变差，特别在镀覆膜的周缘部与部件本体之间产生间隙，容易引起耐湿性的下降。

为此，在现有技术中，作为镀覆工序的前处理，对部件本体的至少存在内部电极的露出端的面实施研磨，由此使内部电极的露出端从部件本体充分地露出。对于上述的研磨而言，一般采用例如喷沙法或滚筒研磨法。然而，为了采用喷沙法或滚筒研磨法来确保内部电极的露出程度，需要一定时间以上的比较长的处理时间。

另一方面，如上述那样，就算是以确保内部电极的露出程度为目的而要实施的基于喷沙法或滚筒研磨法的研磨工序，如果其处理时间较长，有时反倒会使镀覆膜的端部的固着力下降，耐湿性也会下降。

同样的问题在叠层陶瓷电容器以外的叠层陶瓷电子部件中也会遇到。

专利文献1：JP特开昭63-169014号公报

发明内容

本发明的目的在于提供一种能解决上述问题的叠层陶瓷电子部件及其制造方法。

本件发明者认为：由于通过研磨在部件本体的棱线部形成R倒角，如果研磨时间过长，则使得在部件本体的棱线部形成的R倒角部的曲率半径相应变大，这与上述问题存在某种关系。在此基础上进行了认真的研究后，发现按照将部件本体的棱线部的曲率半径控制在一定值以下的方式实施研磨工序，由此能够防止镀覆膜的端部的固着力下降，据此来实现本发明。

本发明为了解决上述技术课题，其特征在于具备如下的结构，其具备：近似长方体形状的部件本体，其具有彼此对置的一对主面、彼此对置的一对侧面及彼此对置的一对端面，包括在主面延伸的方向上延伸且在连结一对主面的方向上叠层多个陶瓷层、沿着陶瓷层之间的多个界面配置的多个内部电极，多个内部电极的各端部在一对端面的任意一个端面露出；和外部电极，包括以与多个内部电极电连接的方式在端面上直接形成的镀覆膜，在部件本体的棱线部形成R导切部，该R导切部具有0.01mm以下的曲率半径，外部电极的镀覆膜从端面越过R导切部进行延伸，使其端缘位于主面和/或侧面上。

也就是说其特征在于，尽管在部件本体的棱线部形成R倒角部，但使得该R倒角部的曲率半径在0.01mm以下，并且外部电极的镀覆膜从端面越过R倒角部进行延伸，使其端缘位于主面和/或侧面上。

优选内部电极向端面的露出端位于从端面突出的位置、或具有1μm以下的引入长度位于从端面引入的位置。

本发明还包括叠层陶瓷电子部件的制造方法。

在本发明所涉及的叠层陶瓷电子部件的制造方法中，首先准备近似长方体形状的部件本体，该部件本体具有彼此对置的一对主面、彼此对置的一对侧面及彼此对置的一对端面，包括在主面延伸的方向上延伸且在连结一对主面的方向上叠层多个陶瓷层、沿着陶瓷层之间的多个界面配置的多个内部电极，多个内部电极的各端部在一对端面的任意一个端面露出。