[发明专利]存储器模块的错误检查与校正系统以及方法

说明书

技术领域

本发明涉及错误检查与校正(error checking and correcting，ECC)技术，特别是涉及适用于存储器模块的错误检查与校正系统及方法。

背景技术

错误检查与校正(error checking and correcting，ECC)技术或错误校正码(error correction code)检查是一种可用于存储器模块上的数据检查与除错的技术，用来检查传送到存储器模块的数据是否正确并可用于校正数据的错误。当数据出现错误时，错误校正码检查能自行更正错误，或要求系统重新传送数据。这样可确保系统正常运作而不会因数据错误而导致死机。所传输的数据于传输端传送前经常事先被编码为错误校正码(可包含数据讯息、冗余信息及同位数据)。当接收端收到错误校正码数据时，即使数据于传输过程中遭受损毁而产生随机错误，亦可藉解码错误校正码而回复正确的数据。同样的，数据储存系统亦经常在储存数据前将所储存的数据编码为错误校正码。当数据于储存过程中遭受损毁而产生随机错误时，亦可藉解码错误校正码而回复正确的数据。常见的错误校正码如BCH码(Bose，Ray-Chaudhuri，and Hocquenghem code)及RS码(Reed-Solomon code)。BCH码常用于快闪存储器数据的储存，而RS码常用于光盘数据的储存。

一般而言，为了提升整体效能，系统的控制器可能会采用多个通道结构例如多个快闪存储器芯片来帮助运算，其中每个通道各自配有一个错误校正模块以对其传输数据进行自动错误校正。然而，一般的错误校正模块仅具有有限能力的自动错误校正能力，例如：数据容错数量为6位的错误校正码只能对错误的位数目为小于或等于6位的错误进行校正，若错误的位数目大于6位时，错误校正模块不仅无法校正错误，甚至可能会使数据发生的错误增加。因此，为了提供更好的错误校正效能，可对每个通道配上一个具有较高数据容错数量的错误校正模块来进行错误校正。然而，具有较高数据容错数量的错误校正模块通常较占面积且成本较高，不仅会增加硬件成本及复杂度，也不适合大量使用。

发明内容

本发明的一实施例提供了一种存储器模块的错误检查与校正(Error Checking and Correcting，ECC)方法，该存储器模块包括至少一存储器单元，上述方法包括以下流程步骤：接收来自该存储器单元的一输入数据；通过一第一校正模块对该输入数据执行一第一错误校正操作，并产生一解码结果，其中该解码结果用以表示是否解码失败；以及依据该解码结果，决定是否启动一第二校正模块对该输入数据执行一第二错误校正操作。其中，该第一校正模块以及该第二校正模块分别采用一第一方法以及一第二方法且该第一方法是以一第一容错数量的错误校正码进行错误校正，该第二方法是以一第二容错数量的错误校正码进行错误校正，且该第二容错数量大于该第一容错数量。

本发明的另一实施例提供了一种存储器模块的错误检查与校正系统，其中该存储器模块包括多个存储器单元。存储器模块的错误检查与校正系统至少包括多个第一校正模块、一第二校正模块、以及一仲裁模块。所述第一校正模块对应耦接至所述存储器单元，其中每一所述第一校正模块对应所述存储器单元的其中一个且用以接收该对应存储器单元的一输入数据并对该输入数据执行一第一错误校正操作，并产生一解码结果。第二校正模块用以于被启动时执行一第二错误校正操作，其中该第一校正模块是以一第一容错数量的错误校正码进行错误校正，该第二校正模块是以一第二容错数量的错误校正码进行错误校正且该第二容错数量大于该第一容错数量。仲裁模块耦接于所述第一校正模块以及该第二校正模块之间，其中该仲裁模块依据所述第一校正模块产生的所述解码结果决定是否启动该第二校正模块。其中该仲裁模块于所述解码结果的任一个表示解码失败时，启动该第二校正模块以对该输入数据执行该第二错误校正操作。

关于本发明其他附加的特征与优点，本领域的技术人员，在不脱离本发明的精神和范围的前提下，可根据本发明的实施方法中所揭示的数据处理方法做些许的更动与润饰而得到。

附图说明

图1显示依据本发明实施例的存储器模块的错误检查与校正(ECC)系统的示意图。

图2是根据本发明一实施例所述的存储器模块的错误检查与校正方法。

图3是显示依据本发明另一实施例的存储器模块的错误检查与校正系统的示意图。

图4为依据本发明一实施例的已编码数据示意图。

图5为依据本发明一实施例的错误校正码编码器的区块图。