[发明专利]用于提高BJT电流增益的低温注入

说明书

技术领域

本发明涉及集成电路领域，且更具体地，本发明涉及集成电路中的离子注入层。

背景技术

集成电路可包含npn双极结晶体管（BJT）和n沟道金属氧化物半导体（NMOS）晶体管，例如用以分别提供模拟功能和逻辑功能。NMOS晶体管的源极和漏极区域和npn BJT的发射极区域可同时形成以降低制造成本。形成源极和漏极区域和发射极区域的工艺步骤可包括离子注入大于6×10¹³个原子/cm²剂量的砷，例如用以在NMOS晶体管中获得理想的电阻。离子注入的砷可在发射极区域形成密度高于1×10⁷个缺陷/cm²的射程末端（end-of-range）缺陷，有时被称为位错环（dislocation loops）。射程末端缺陷可能例如通过减小电流增益（也被称为h_fe）不利地影响npn双极结晶体管的性能。后续热退火可能不足以减小射程末端缺陷至期望水平，因为在NMOS晶体管实例中获得期望的性能水平和成品率可通过在砷离子注入步骤后限制集成电路的总体热曲线来实现。接收产生高于l×10⁷个射程末端缺陷/cm²的剂量的离子注入以便例如提供电活性掺杂剂或非晶化集成电路的衬底的集成电路中的其它装置可能由于射程末端缺陷而遭受性能参数的退化。

发明内容

一种包括npn双极结晶体管（BJT）和NMOS晶体管的集成电路可以通过以下步骤形成：冷却集成电路的衬底至5℃或更低温度，并且同时穿过注入屏蔽介电层以至少6×10¹³个原子/cm²的剂量离子注入砷到npn BJT的发射极区域和NMOS晶体管的源极和漏极中。一种包括pnp BJT和p沟道金属氧化物半导体（PMOS）晶体管的集成电路可以通过以下步骤形成：冷却集成电路的衬底至5℃或更低温度，并且同时穿过注入屏蔽介电层以至少6×10¹³个原子/cm²的剂量离子注入镓和/或铟到pnp BJT的发射极区域和PMOS晶体管的源极和漏极中。一种包括注入区域的集成电路可以通过以下步骤形成：冷却集成电路的衬底至5℃或更低温度，并且穿过注入屏蔽介电层以可在冷却到20℃到25℃的衬底中产生至少l×10⁷个射程末端缺陷/cm²的剂量离子注入核素到注入区域中。

附图说明

图1描述了根据实施本发明原理的示例性实施例的形成集成电路的工艺。

图2是示出双极结晶体管（BJT）中作为衬底温度的函数的h_fe的提高的图表。

图3描述了根据经修改实施例的形成集成电路的工艺。

具体实施方式

一种集成电路可通过以下步骤形成：冷却集成电路的衬底至5℃或更低温度，并且穿过注入屏蔽介电层以可在冷却到20℃到25℃的衬底中产生至少l×10⁷个射程末端缺陷/cm²的剂量离子注入核素到衬底的区域中。

在一个实施例中，离子注入步骤可包括以至少l×10¹⁶个原子/cm²的剂量注入硼。在另一个实施例中，离子注入步骤可包括以至少8×10¹⁴个原子/cm²的剂量注入磷。在进一步的实施例中，离子注入步骤可包括以至少7×10¹³个原子/cm²的剂量注入镓。在另一个实施例中，离子注入步骤可包括以至少6×10¹³个原子/cm²的剂量注入锗。在进一步的实施例中，离子注入步骤可包括以至少6×10¹³个原子/cm²的剂量注入砷。在另一个实施例中，离子注入步骤可包括以至少6×10¹³个原子/cm²的剂量注入铟。在进一步的实施例中，离子注入步骤可包括以至少6×10¹³个原子/cm²的剂量注入锑。

在第一实施例中，一种包括npn BJT和NMOS晶体管的集成电路可通过以下步骤形成：冷却集成电路的衬底至5℃或更低温度，并且穿过注入屏蔽介电层同时以上面列出的剂量离子注入磷、砷和/或锑到npn BJT的发射极区域和NMOS晶体管的源极和漏极中。