[发明专利]用于提高BJT电流增益的低温注入

权利要求书

1.一种形成包括npn双极结晶体管BJT和n沟道金属氧化物半导体NMOS晶体管的集成电路的工艺，其包括：

在所述npn BJT的发射极区域和所述NMOS晶体管的源极和漏极区域之上，在所述集成电路的衬底的硅顶部区域的顶表面上方形成注入屏蔽介电层；

在所述注入屏蔽介电层上方形成注入掩模，使得暴露出所述发射极区域和所述源极和漏极区域；

使所述集成电路的所述衬底与衬底卡盘接触；

冷却所述衬底卡盘，使得所述集成电路的所述衬底被冷却至5℃的温度或更低温度；以及

当所述衬底被冷却至5℃或更低温度时，同时将n型掺杂剂离子注入到所述发射极区域和所述源极和漏极区域中，其中所述n型掺杂剂和所述n型掺杂剂的剂量选自由以下各项组成的群组：

剂量至少为8×10¹⁴个原子/cm²的磷，

剂量至少为6×10¹³个原子/cm²的砷，

剂量至少为6×10¹³个原子/cm²的锑，以及

其任意组合。

2.根据权利要求1所述的工艺，其中所述n型掺杂剂包括剂量至少为4×10¹⁴个原子/cm²的砷。

3.根据权利要求1所述的工艺，其中所述n型掺杂剂包括剂量至少为1×10¹⁵个原子/cm²的砷。

4.根据权利要求1所述的工艺，其中所述注入屏蔽介电层包括至少80%的二氧化硅。

5.根据权利要求1所述的工艺，其中离子注入所述n型掺杂剂的步骤将所述发射极区域和所述源极和漏极区域中的硅顶部区域的顶表面处的硅材料非晶化到至少15纳米的深度。

6.一种形成包括pnp双极结晶体管BJT和p沟道金属氧化物半导体PMOS晶体管的集成电路的工艺，其包括：

在所述pnp BJT的发射极区域和所述PMOS晶体管的源极和漏极区域之上，在所述集成电路的衬底的硅顶部区域的顶表面上方形成注入屏蔽介电层；

在所述注入屏蔽介电层上方形成注入掩模，使得暴露出所述发射极区域和所述源极和漏极区域；

使所述集成电路的所述衬底与衬底卡盘接触；

冷却所述衬底卡盘，使得所述集成电路的所述衬底被冷却至5℃的温度或更低温度；以及

当所述衬底被冷却至5℃或更低温度时，同时将p型掺杂剂离子注入到所述发射极区域和所述源极和漏极区域中，其中所述p型掺杂剂和所述p型掺杂剂的剂量选自由剂量至少为l×10¹⁶个原子/cm²的硼、剂量至少为7×10¹³个原子/cm²的镓、剂量至少为6×10¹³个原子/cm²的铟及其任意组合所组成的群组。

7.根据权利要求6所述的工艺，其中所述注入屏蔽介电层包括至少80%的二氧化硅。

8.根据权利要求6所述的工艺，其中离子注入所述p型掺杂剂的步骤将所述发射极区域和所述源极和漏极区域中的硅顶部区域的顶表面处的硅材料非晶化到至少15纳米的深度。

9.一种形成包含注入区域的集成电路的工艺，其包括：

在所述注入区域之上，在所述集成电路的衬底的硅顶部区域的顶表面上方形成注入屏蔽介电层；

在所述注入屏蔽介电层上方形成注入掩模，使得暴露出所述注入区域；

使所述集成电路的所述衬底与衬底卡盘接触；

冷却所述衬底卡盘，使得所述集成电路的所述衬底被冷却至5℃的温度或更低温度；以及

当所述衬底被冷却至5℃或更低温度时，离子注入原子到所述注入区域中，其中所述原子和所述原子的剂量选自由以下各项组成的群组：

剂量至少为l×10¹⁶个原子/cm²的硼，

剂量至少为8×10¹⁴个原子/cm²的磷，

剂量至少为7×10¹³个原子/cm²的镓，

剂量至少为6×10¹³个原子/cm²的锗，

剂量至少为6×10¹³个原子/cm²的砷，

剂量至少为6×10¹³个原子/cm²的铟，

剂量至少为6×10¹³个原子/cm²的锑，以及

其任意组合。