[发明专利]驱动非易失性逻辑电路的方法

说明书

技术领域

本发明涉及驱动具备由强电介质膜和半导体膜形成的层叠膜的非易失性逻辑电路的方法。

背景技术

专利文献1公开了非易失性开关装置。图8表示在专利文献1的图3中公开的现有的非易失性开关装置。

如图8A所示，该非易失性开关装置具备：基板11、控制电极12、强电介质层13、半导体层14和第一~第三电极15a~15c。控制电极12、强电介质层13和半导体层14依次在基板11上层叠。第一~第三电极15a~15c设置在半导体层14上。

在控制电极12与第一~第三电极15a~15c之间施加电压，使强电介质层13的极化方向发生变化。

当强电介质层13的一部分具有向上的极化方向时，在该一部分之上层叠的半导体层14的部分具有低电阻。这对应于导通状态。

另一方面，当强电介质层13的一部分具有向下的极化方向时，在该一部分之上层叠的半导体层14的部分具有高电阻。这对应于断开状态。

图8A中，仅位于第三电极15c的下方的强电介质层13的一部分具有向下的极化方向。因此，如图8B所示，电流选择性地从第一电极15a流向第二电极15b。

先行技术文献

专利文献

专利文献1：日本特开2009－99606号公报

发明内容

发明要解决的课题

本发明的目的在于提供利用了图8所示的电阻状态的转换的、驱动非易失性逻辑电路的新方法。

用于解决课题的方法

为了实现上述目的，本发明的一个方面所涉及的方法是驱动非易失性逻辑电路的方法，具备以下的工序（a）~工序（c）：

准备上述非易失性逻辑电路的工序（a），其中，

上述非易失性逻辑电路具备控制电极、强电介质膜、半导体膜和电极组，

上述控制电极、上述强电介质膜、上述半导体膜和上述电极组依次在上述控制电极上层叠，

上述电极组具备电源电极、输出电极、第一输入电极和第二输入电极，

其中，X方向、Y方向和Z方向分别是上述强电介质膜的长度方向、与上述长度方向正交的方向和上述层叠方向，

沿着X方向，上述第一输入电极夹在上述电源电极与上述第二输入电极之间，

沿着X方向，上述第二输入电极夹在上述第一输入电极与上述输出电极之间；

将选自第一状态、第二状态、第三状态和第四状态中的1个状态写入到上述非易失性逻辑电路的工序（b），其中，

V1、Va和Vb分别是施加于上述控制电极的电压、施加于上述第一输入电极的电压和施加于上述第二输入电极的电压，

在写入上述第一状态时，施加满足V1>Va和V1>Vb不等式的电压，

在写入上述第二状态时，施加满足V1<Va和V1>Vb不等式的电压，

在写入上述第三状态时，施加满足V1>Va和V1<Vb不等式的电压，

在写入上述第四状态时，施加满足V1<Va和V1<Vb不等式的电压，

上述第一状态是低电阻状态，

上述第二状态、上述第三状态和上述第四状态是高电阻状态；和

测定通过在上述电源电极与上述输出电极之间施加电压而产生的电流，基于上述电流决定上述非易失性逻辑电路具有上述高电阻状态和上述低电阻状态中的哪一个的工序（c）。

上述方法也可以是，在上述工序（a）与上述工序（b）之间，具备施加电压Vin于上述第一输入电极和上述第二输入电极、且施加电压Vreset于上述控制电极，来使上述非易失性逻辑电路复位的工序，其中，Vreset>Vin。

也可以是，在上述工序（b）中，

对上述第一输入电极输入真和假中的一个的第一输入信号，

对上述第二输入电极输入真和假中的一个的第二输入信号，

上述高电阻状态对应基于上述第一输入信号和上述第二输入信号的逻辑与的假，

上述低电阻状态对应基于上述第一输入信号和上述第二输入信号的逻辑与的真。

上述方法也可以是，在上述工序（b）与上述工序（c）之间，还具备切断上述非易失性逻辑电路的电源的工序。

发明的效果

本发明提供一种驱动非易失性逻辑电路的新方法。

附图说明

图1A表示实施方式1中的非易失性逻辑电路的顶视图。

图1B表示图1A中A-A'线的截面图。

图2表示实施方式1中的非易失性逻辑电路的顶视图。