[发明专利]多次外延生长方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种多次外延生长方法。

背景技术

功率MOSFET以其输入阻抗高、损耗低、开关速度快、无二次击穿、安全工作区宽、动态性能好、易于前级耦合实现大电流化、转化效率高等特性被普遍用于中低功率变换和控制领域。虽然功率MOS器件在功率处理能力上已经得到了惊人的提高，但在高压领域中由于导通电阻Ron的原因，使得功率MOS器件的导通损耗随着耐压的提高而急速上升。为了提高耐压、降低导通损耗，一系列的新结构、新技术应运而生。而其中用来提高功率MOS器件性能的超结(super junction)技术在高压领域的作用非常显著，吸引了大批器件供应商投入资金研发，目前已经成功开发出平面冷MOS并且已经投入商业应用。

超结功率MOSFET(Super Junction MOSFET)，与普通高压MOSFET相比，超结功率MOSFET由于采用新的耐压层结构，利用了超结的概念，在几乎保持功率MOSFET所有优点的同时，又有着极低的导通损耗，发热量非常低，另外还能够显著减小芯片的面积。

在高压器件超结功率MOSFET的制作过程中需要在P型或N型衬底上进行多次外延生长(EPI)，在每次外延生长后通过光刻、离子注入、推进形成超级PN结，但是在外延生长过程中，在高温工艺条件下，来自晶圆轮廓倒角(Wafer Bevel)处衬底里的掺杂物质即P型或N型杂质会扩散到后续外延层中，影响其性能会造成晶圆边缘器件失效，如图1a-1c所述为传统的晶圆轮廓倒角保护的工艺流程，如图1a所示，在晶圆100上外延生长一层外延层101后，在外延层101的正面除去轮廓倒角部分的区域A上涂上光阻102，如图1b所示，再进行湿法刻蚀去除晶圆轮廓倒角区域B上的扩散有掺杂物质的外延层部分，如图1c所示，再去除光阻102进行后续的外延生长和在外延生长后通过光刻、离子注入、推进形成超级PN结。

然而，在超结功率MOSFET的制造工艺中，每一次外延生长都会导致晶圆轮廓倒角上重新长上外延硅，后续的工艺又使得晶圆轮廓倒角上的硅成为扩散源，影响晶圆性能造成晶圆边缘器件失效。所以传统的晶圆轮廓倒角保护工艺，需要在每一次外延生长后去除晶圆轮廓倒角上的杂质即进行如图1a-1c所示的晶圆轮廓倒角保护的工艺流程，使制造工艺繁琐。

发明内容

本发明的目的是提供一种多次外延生长方法，以简化工艺，对晶圆轮廓倒角实行保护，减弱在多次外延生长中晶圆轮廓倒角对超结功率MOS的影响。

本发明的技术解决方案是一种多次外延生长方法，包括以下步骤：

提供P型或N型半导体衬底；

在衬底上沉积一层二氧化硅层；

在所述二氧化硅层表面的边缘区域上涂覆一圈光刻胶，由所述光刻胶围成第一窗口；

刻蚀第一窗口内的二氧化硅层，暴露出衬底表面，在二氧化硅层中形成第二窗口；

去除光刻胶；

在第二窗口内的衬底上依次进行多次外延生长。

作为优选：所述在第二窗口内的衬底上依次进行多次外延生长的步骤还包括：在每次外延生长后通过光刻、离子注入、推进形成超级PN结。

作为优选：所述外延生长的工艺气体为SiHCl₃。

作为优选：所述二氧化硅层的厚度为6000-1000埃。

作为优选：所述刻蚀第一窗口内的二氧化硅层采用湿法刻蚀。

作为优选：所述湿法刻蚀采用氢氟酸。

与现有技术相比，本发明采用二氧化硅作为半导体衬底轮廓倒角处的保护层，利用选择性外延不在二氧化硅上生长特性，从而在每次外延生长中不需要重新制作保护层，简化工艺，同时衬底轮廓倒角的保护层的形成仅采用光刻胶涂覆边缘区域，刻蚀形成衬底轮廓倒角的保护层，省去掩膜版的使用，从而降低生产成本。

附图说明

图1a-1c是现有技术多次外延生长的制作过程中各个工艺步骤的示意图。

图2是本发明多次外延生长方法的流程图。

图3a-3f是本发明多次外延生长的制作过程中各个工艺步骤的示意图。

具体实施方式

本发明下面将结合附图作进一步详述：

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。