[发明专利]集成电路的制作方法

权利要求书

1.一种集成电路的制作方法，其特征在于，包括以下制作步骤：

提供半导体衬底，所述半导体衬底包括第一区域、第二区域，所述第一区域用于形成SOI MOS电路，所述第二区域用于形成体硅CMOS电路；

在所述半导体衬底的第一区域内形成埋入氧化层，所述埋入氧化层与所述半导体衬底表面具有间距；

在所述半导体衬底的第二区域形成第一阱；

同时在所述第一区域的埋入氧化层上方、第二区域的第一阱内形成浅沟槽隔离结构，以将SOI MOS电路、体硅CMOS电路与相邻有源区隔绝；

同时在所述第一区域及第二区域的相邻浅沟槽隔离结构之间形成第二阱，所述第二阱的深度小于所述第一阱的深度；

同时在所述第一区域及第二区域的第二阱上形成栅极；

同时在所述栅极的两侧形成源极或漏极，以同时在所述SOI MOS电路、体硅CMOS电路中形成晶体管。

2.根据权利要求1所述的集成电路的制作方法，其特征在于，所述埋入氧化层的形成方法包括：

在所述半导体衬底上形成硬掩膜；

在所述硬掩膜上形成图形化光刻胶层，所述图形化光刻胶层在对应所述半导体衬底第一区域的位置形成有开口；

去除位于所述开口下方的硬掩膜，然后去除所述图形化光刻胶层，对半导体衬底第一区域进行氧离子注入，在所述半导体衬底的第一区域内形成埋入氧化层，所述埋入氧化层与所述半导体衬底表面之间具有间距。

3.根据权利要求2所述的集成电路的制作方法，其特征在于，形成所述埋入氧化层之后，对所述集成电路进行退火处理。

4.根据权利要求3所述的集成电路的制作方法，其特征在于，所述退火处理的温度为600℃～1000℃。

5.根据权利要求1所述的集成电路的制作方法，其特征在于，形成所述第一阱之前，在所述半导体衬底第一区域内形成两个深浅沟槽隔离结构，以将体硅CMOS电路与相邻有源区隔绝，形成所述深浅沟槽隔离结构之后，在所述深浅沟槽隔离结构之间形成第一阱，再在两个深浅沟槽隔离结构之间形成所述浅沟槽隔离结构，所述深浅沟槽隔离结构的深度大于所述浅沟槽隔离结构的深度。

6.根据权利要求1所述的集成电路的制作方法，其特征在于，所述半导体衬底还包括第三区域，所述第三区域上形成有高阻栅极。

7.根据权利要求6所述的集成电路的制作方法，其特征在于，所述高阻栅极的制作方法如下：

在所述半导体衬底上沉积栅极材料层；

在所述栅极材料层上形成图形化光刻胶层，所述图形化光刻胶层在对应部分所述第一区域及第二区域的位置形成有开口；

向位于所述开口下方的栅极材料层注入P型掺杂物或N型掺杂物；

去除所述图形化光刻胶层，所述栅极材料层在对应所述开口及部分所述第三区域的位置形成有光刻胶层；

去除没有被所述光刻胶层覆盖的栅极材料层，以同时在半导体衬底第一区域及第二区域的第二阱上形成栅极、在半导体衬底第三区域上形成高阻栅极。

8.根据权利要求1所述的集成电路的制作方法，其特征在于，所述半导体衬底的电阻大于1000Ω。

9.根据权利要求6所述的集成电路的制作方法，其特征在于，形成所述栅极之后，在所述半导体衬底上沉积金属，以同时在所述栅极、高阻栅极、源极、漏极表面形成金属硅化物。

10.根据权利要求6所述的集成电路的制作方法，其特征在于，在所述形成有晶体管的半导体衬底上形成金属互连结构，其包括：

沉积层间介质层，在所述层间介质层中形成分别与所述源极、漏极、高阻栅极连接的导电塞；

在所述半导体衬底上依次形成第一金属薄膜、第二金属薄膜、第三金属薄膜，依次对第三金属薄膜、第二金属薄膜、第一金属薄膜进行刻蚀，以形成金属互连结构中的第一层金属互连结构。