[发明专利]一种锁相环电路及其工作方法

说明书

技术领域

本发明涉及通信领域，尤其涉及一种锁相环电路及其工作方法。

背景技术

锁相环(PLL，Phase-Locked Loop)频率合成器是射频收发器的核心部件之一，在射频收发器处于发射状态时，PLL频率合成器将发射数据调制到载波频率上；处于接收状态下，PLL频率合成器产生本振信号，用于与接收信号进行混频得到解调信号。

目前，PLL频率合成器根据分频器的分频系数是否动态随机发生变化，可以分为整数-N分频和小数分频两种，整数分频PLL频率合成器的结构简单，且开环发射性能较好，但接收性能较差，小数分频PLL频率合成器的接收性能较好，但闭环发射时需要增加复杂的校正电路。

发明内容

本发明提供一种更加完善的锁相环电路及其工作方法。

一种锁相环电路包括锁相环核心单元和锁相环控制单元；当锁相环电路处于发射状态时，锁相环核心单元在锁相环控制单元的控制下通过整数分频开环模式输出信号；当相环电路处于接收状态时，锁相环核心单元在锁相环控制单元的控制下通过小数分频闭环模式输出信号。

在本发明一实施例中，该锁相环核心单元包括整数分频模块和小数分频模块，锁相环控制单元用于在锁相环电路处于发射状态时开启整数分频模块、关闭小数分频模块，在锁相环电路处于接收状态时，开启小数分频模块、关闭整数分频模块。

在本发明一实施例中，该锁相环核心单元包括鉴相器、环路滤波器、压控振荡器、数模转换器、调制器；整数分频模块包括依次连接形成环路的所述鉴相器、环路滤波器、压控振荡器和分频器，以及与所述压控振荡器相连的数模转换器，其中所述数模转换器接收发射数据，所述分频器接收通道选择信号，所述鉴相器接收分频参考信号，所述压控振荡器输出所述锁相环电路的输出信号；小数分频模块包括依次连接形成环路的所述鉴相器、环路滤波器、压控振荡器和分频器，以及与所述分频器相连的调制器，其中所述调制器接收通道选择信号，所述鉴相器接收分频参考信号，所述压控振荡器输出所述锁相环电路的输出信号。

在本发明一实施例中，该锁相环控制单元包括：与所述鉴相器输入端相连的第一开关，用于选择分频参考频率；与所述分频器输入端相连的第二开关，用于选择通道选择信号；当处于发射状态时，所述第一开关选择整数分频参考频率，所述第二开关选择整数通道选择信号；当处于接收状态时，所述第一开关选择小数分频参考频率，所述第二开关选择小数通道选择信号。

在本发明一实施例中，该锁相环控制单元还包括与所述调制器输入端相连的第三开关，用于选择是否输入发射数据；当处于发射状态时，所述第一开关选择整数分频参考频率，所述第二开关选择整数通道选择信号，或所述第一开关选择小数分频参考频率，所述第二开关选择小数通道选择信号，所述第三开关控制发射数据输入调制器；当处于接收状态时，所述第一开关选择整数分频参考频率，所述第二开关选择整数通道选择信号，或所述第一开关选择小数分频参考频率，所述第二开关选择小数通道选择信号。

本发明提供的锁相环电路当处于发射状态时，通过整数分频开环模式输出信号；当处于接收状态时，通过小数分频闭环模式输出信号，充分利用了整数分频开环模式较好的发射性能和小数分频闭环模式较好的接收性能，且避免了其各自的缺陷。该锁相环电路并没有将两种分频电路进行简单的拼凑或叠加，而是充分利用其可以复用的锁相环核心单元(如鉴相器、环路滤波器、压控振荡器和分频器)，从而达到了电路面积的最小化。

附图说明

图1为本发明一实施例锁相环电路的示意图；

图2为本发明一实施例锁相环电路的示意图；

图3为本发明一实施例锁相环电路的示意图。

具体实施方式

图1为本发明一实施例锁相环电路的示意图，请参考图1：

一种锁相环电路包括锁相环核心单元1和锁相环控制单元2，锁相环核心单元1可以包括整数分频模块和小数分频模块，锁相环控制单元2可以包括通道选择模块、分频参考频率选择模块和参数设定与调整模块，当锁相环电路处于发射状态时，锁相环核心单元1在锁相环控制单元2这三个模块的控制下通过整数分频开环模式输出信号；当锁相环电路处于接收状态时，锁相环核心单元1在锁相环控制单元2这三个模块的控制下通过小数分频闭环模式输出信号。