[发明专利]一种存储器的BIST地址扫描电路及其扫描方法

权利要求书

1.一种用于测试多存储器的BIST地址扫描电路，其特征是，包括：地址寄存器、加法器、地址边界比较器、地址边界寄存器、地址边界选择器、加数选择器、进位位选择开关、结束信号选择器和控制字；所述地址寄存器连接存储器地址线、地址边界选择器和加法器；所述加法器连接加数选择器和进位位选择开关；所述地址边界比较器连接地址边界寄存器、地址边界选择器、进位位选择开关和结束信号选择器；所述控制字连接加数选择器、进位位选择开关、地址边界选择器和结束信号选择器。

2.如权利要求1所述的地址扫描电路，其特征是：只有一个地址寄存器，地址寄存器的位数等于被测试存储器中容量最大存储器的地址宽度。

3.如权利要求1所述的地址扫描电路，其特征是：与被测试存储器的地址相连是低位对齐，顺序由高到低是，块地址—列地址—行地址。

4.如权利要求1所述的地址扫描电路，其特征是：所述地址寄存器的初始顺序由高到低始终是，块地址—列地址—行地址。

5.如权利要求1所述的地址扫描电路，其特征是：多层存储器的层地址直接接入到行地址的高位。

6.一种如权利要求1所述扫描电路的地址扫描方法，通过地址边界选择器、加数选择器、结束信号选择器和进位位选择开关，使多存储器系统中的不同存储器的行地址、列地址和块地址在所述地址寄存器中始终是一个完整的、连续的地址，其特征是：：

进行行地址扫描，扫描顺序为：行地址—列地址—块地址，到达块地址的边界时，停止扫描；

进行列地址扫描，扫描顺序为：列地址—块地址—行地址，当行地址有进位时，停止扫描。

7.如权利要求6所述的地址扫描方法，其特征是：能通过外部的时序控制结束扫描。

8.如权利要求6所述的地址扫描方法，其特征是：通过加数选择器，能根据不同的测试算法分别对各个存储器的地址进行运算，如：行地址或列地址±1或±K。