[发明专利]一种SiGe HBT工艺中的VPNP器件及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种SiGe HBT工艺中的VPNP器件。本发明还涉及一种SiGe HBT工艺中VPNP器件的制造方法。

背景技术

在射频应用中，需要越来越高的器件特征频率，RFCMOS(射频互补金属氧化层半导体场效晶体管)虽然在先进的工艺技术中能实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。SiGe HBT则是超高频器件的很好选择，首先其利用SiGe(锗硅)与Si(硅)的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用SiGe基区的高掺杂，降低基区电阻，提高特征频率；另外SiGe工艺基本与硅工艺相兼容，因此SiGe HBT(硅锗异质结双极晶体管)已经成为超高频器件的主力军。

常规的SiGe HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collectorpick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的SiGe外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成HBT的制作。该集电区埋层制作工艺成熟可靠，但主要缺点有：1.集电区外延成本高；2.射频能力有限，衬底电流高；3.深槽隔离工艺复杂，成本较高。

发明内容

本发明要解决的技术问题是提供一种SiGe HBT工艺中VPNP器件的制造方法，本发明制造方法所生产VPNP器件的在不改变器件基本击穿特性的基础上，能提高器件的射频特性，能降低VPNP管的寄生NPN器件的放大系数，降低衬底电流。本发明还提供了一种SiGe HBT工艺中的VPNP器件。

为解决上述技术问题，本发明VPNP器件的制造方法，包括：

(1)在P型衬底上制作浅沟槽隔离，在浅沟槽隔离底部注入形成P埋层和N埋层，注入形成深N阱；

(2)注入形成P阱；

(3)生长隔离介质，刻蚀去除部分隔离介质，打开发射区窗口，生长锗硅外延；

(4)刻蚀后，再次生长隔离介质，打开多晶硅层窗口，淀积多晶硅层，将锗硅外延上的部分多晶硅层和隔离介质去除；

(5)将P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。

实施步骤(2)时，增加一次深P型杂质注入形成P阱。进一步改进所述方法，实施步骤(1)时，注入硼离子形成P埋层，剂量为1¹⁴cm^-2至1¹⁶cm^-2，能量小于15keV。

进一步改进所述方法，实施步骤(1)时，注入磷离子或砷离子形成N埋层，剂量为1¹⁴em^-2至1¹⁶cm^-2，能量小于15keV。

本发明的VPNP器件，包括：P型衬底上部形成有P埋层和深N阱，深N阱的上部形成有N埋层、P埋层和P阱，深N阱上部的P埋层位于P阱两侧与P阱相连，N埋层为于深N阱上部两侧边缘与P埋层被深N阱隔离；P阱上形成有基区，基区上部中央形成有发射区，发射区上方形成有锗硅外延和隔离介质，基区上方形成有多晶硅层和隔离介质，隔离介质将锗硅外延和多晶硅层隔离；P埋层和N埋层通过深接触孔引出连接金属连线，多晶硅层和锗硅外延通过接触孔引出连接金属连线。

所述锗硅外延与基区相临位置的宽度小于基区的宽度。

所述P埋层具有硼离子。

所述N埋层具有磷离子或砷离子。

本发明SiGe HBT工艺中VPNP器件的制造方法，常规的器件P阱注入的情况下，增加一道高能量P型杂质注入，形成跟传统的埋层相似的掺杂P阱。本发明制造方法所生产VPNP器件的在不改变器件基本击穿特性的基础上，能提高器件的射频特性，能降低VPNP管的寄生NPN器件的放大系数，降低衬底电流。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明VPNP器件的示意图。

图2是本发明VPNP器件与常规VPNP器件杂质浓度分布比较示意图。

图3是本发明VPNP器件制造方法的流程图。

图4是本发明VPNP器件制造方法示意图一，显示步骤(1)形成的器件。