[发明专利]高压隔离型的NLDMOS结构及其制作方法

说明书

技术领域

本发明涉及一种NLDMOS(N型横向双扩散金属氧化物半导体)结构及其制作方法，特别是涉及一种高压隔离型的NLDMOS结构及其制作方法。

背景技术

目前的做在DNW(Deep N-Well)里的隔离的高压NLDMOS，其结构如图1所示，P阱和LOCOS的边界之间有一段DNW的区域，当DNW掺杂较浓时，鸟嘴处的场强较大，容易击穿。

在高压隔离型NLDMOS器件中，击穿电压(BV)和导通电阻(Rsp)都是重要的指标。为了制作高性能的LDMOS，需要采用各种方法优化器件的BV和Rsp。

对于高压隔离型NLDMOS，提高隔离阱DNW的浓度，可以使导通电阻Rsp减小。但是，较高的DNW的浓度会增加器件鸟嘴处的电场强度，从而使器件的BV小到只有几十伏。

然而，目前的高压隔离型NLDMOS结构，通常会使电场集中在场氧化层(LOCOS)靠近源端的鸟嘴处，因此，优化NLDMOS的重点都在使用各种方法减小此处的电场强度，如通过减小DNW的浓度，来减小LOCOS鸟嘴处的电场强度，但是DNW浓度减小，会使器件的导通电阻Rsp增大。

发明内容

本发明要解决的技术问题是提供一种高压隔离型的NLDMOS结构及其制作方法。该NLDMOS结构能使BV增加，而且DNW的浓度不需要改变，器件的Rsp不受影响。

为解决上述技术问题，本发明的高压(如，可耐压为700V)隔离型的NLDMOS结构，包括：

在P SUB之上，由磷注入并经热推进形成的DNW；

在DNW上形成的LOCOS；

在DNW内，由硼注入在源端形成的P阱，且P阱和LOCOS有0.1～0.3μm的交叠；

在DNW内，由硼注入形成的P TOP，该P TOP位于LOCOS下方；

在DNW和LOCOS上，由多晶硅形成的栅极；

由多晶硅形成的在P TOP(浮置P结构)末端的场板；

在整个有DNW的器件区，由磷或砷注入形成的源极和漏极。

所述P TOP位于LOCOS下方0.2～1μm的位置，在整个DNW的器件内都有。

所述P TOP和P阱的间隙位于LOCOS的下方。

本发明中的NLDMOS，由DNW作为隔离阱，用来将此NLDMOS与其它器件隔离。P阱作为此NLDMOS的阱，沟道位于此阱区。P TOP用来减小表面电场，增加器件的耐压。P TOP末端的多晶硅场板，用来减小P TOP末端的电场强度。

另外，本发明还公开了一种高压隔离型的NLDMOS的制作方法，包括步骤：

(1)DNW的制作

在P SUB(埋氧层)上注入磷后，经过高温推进形成DNW；

(2)P阱的制作

在DNW基础上，通过热生长形成场氧化层后，通过注入硼杂质，在源端形成P阱，P阱的注入区域和LOCOS有一定交叠(如0.1～0.3μm)；

(3)PTOP的制作

在DNW内，通过注入硼杂质形成PTOP；

(4)多晶硅栅极及多晶硅场板的制作

热生长形成栅氧之后，淀积多晶硅并刻蚀定义出多晶硅栅极和多晶硅场板，再淀积二氧化硅并刻蚀，形成有侧墙的多晶硅栅极及场板；

(5)源漏的制作

利用多晶硅栅极和场氧化层作为硬质掩模，在器件区注入磷或砷形成源漏的N+；

(6)P+的制作

在P阱基础上，注入硼形成P阱引出所需的P+。

所述步骤(1)中，注入能量为100keV～300keV，注入剂量为10¹¹～10¹⁴cm^-2；推进温度为1000℃～1200℃，时间为100分钟～500分钟。

所述步骤(2)中，场氧化层的厚度为注入能量为0keV～2000keV，注入剂量为10¹¹～10¹⁵cm^-2，单次或多次注入。

所述步骤(3)中，注入能量为100keV～2000keV，剂量为10¹¹～10¹⁵cm^-2。

所述步骤(5)、(6)中，磷或砷、硼的注入能量为0keV～200keV，剂量为10¹³～10¹⁶cm^-2，单次或多次注入。