[发明专利]一种数字射频存储板

说明书

技术领域

本发明涉及数据存储技术领域，具体涉及一种数字射频存储板。 

背景技术

数字射频存储技术以高速采样技术和数字存储技术为基础，具有对频率较高信号的存储和再现能力，广泛应用于雷达领域。 

目前，在雷达信号测试设备中常用数字射频存储技术来实现雷达的功能和性能测试，要求数字射频存储板的采样率和回放速率在1GSPS以上，同时模拟/数字转换器模块到数字/模拟转换器模块的模拟信号的延迟需要尽量短，运用通用的数字信号处理器(DSP，Digital Signal Processer)很难满足这样苛刻的要求。 

发明内容

本发明提供了一种数字射频存储板，具有高速数据采集和回放能力，能够灵活实现数据采集、存储、传输和回放等功能。 

一种数字射频存储板，包括： 

模拟/数字转换器模块、数字/模拟转换器模块、第一现场可编程门阵列(FPGA，Field-Programmable Gate Array)模块、第二FPGA模块、第一静态存储器(SRAM，Static RAM)模块、第二SRAM模块和时钟芯片；所述第一SRAM模块和第二SRAM模块分别包含两片同步SRAM芯片； 

所述时钟芯片用于为所述模拟/数字转换器模块、数字/模拟转换器模块、第一FPGA模块和第二FPGA模块提供时钟和同步信号脉冲； 

所述模拟/数字转换器模块用于将外部输入的模拟信号转换变为数字信号并将其通过低压差分信号技术接口(LVDS，Low Voltage Differential Signaling)信号线输出到第一FPGA模块； 

所述第一FPGA模块分别与所述第二FPGA模块以及所述第一SRAM模块连接，用于将模拟/数字转换器模块输入的数字信号进行一级可编程延迟处理，处理后的数据写入到所述第一SRAM模块，所述第一SRAM模块用于对数据进行缓存后再将数据读回所述第一FPGA模块，所述第一FPGA模块用 于将数据通过第一FPGA模块和第二FPGA模块之间的数据通道传输到第二FPGA模块；所述第一FPGA模块和第二FPGA模块之间的数据通道为两对以上的LVDS信号线或者两对以上的高速串行收发器(Ser-Des，SERializer-DESerializer)； 

所述第二FPGA模块分别与所述第一FPGA模块、所述第二SRAM模块以及所述数字/模拟转换器模块连接，用于接收所述第一FPGA模块传输的数据，进行二级可编程延迟处理，处理后的数据写入到所述第二SRAM模块，所述第二SRAM模块用于对数据进行缓存后再将数据读回给所述第二FPGA模块，所述第二FPGA模块用于将数据通过所述第二FPGA模块与所述数字/模拟转换器模块之间的LVDS信号线传输到数字/模拟转换器模块； 

所述数字/模拟转换器模块用于将第二FPGA模块输入的数字信号转换成模拟信号并将模拟信号输出外部。 

可选的，所述数字射频存储板还包括： 

第三FPGA模块和外设组件互连标准(PCI，Peripheral Component Interconnect)接口模块；所述第三FPGA模块分别与PCI接口模块、第一FPGA模块、第二FPGA模块连接，用于通过所述PCI接口模块接收外部板卡传输进来的数据并将数据传输给所述第一FPGA模块、第二FPGA模块；所述第三FPGA模块用于接收所述第一FPGA模块、第二FPGA模块传输进来的数据，并通过所述PCI接口模块将数据传输到外部板卡；所述第三FPGA模块还用于通过外部直接内存存取(DMA，Direct Memory Access)引擎向上位机传输来自所述第一SRAM模块和所述第二SRAM模块中缓存的数据。 

可选的，所述数字射频存储板还包括NOR FLASH(一种非易失性闪存器件)芯片；所述NOR FLASH芯片与所述第三FPGA模块连接，用于存储上位机对所述第一FPGA模块和所述第二FPGA模块加载的配置数据； 

所述第三FPGA模块还用于读取所述NOR FLASH芯片存储的配置数据并将其写入到所述第一FPGA模块和所述第二FPGA模块中，以对所述第一FPGA模块和所述第二FPGA模块进行配置逻辑加载； 

所述第三FPGA模块还用于通过外部只读存储器(PROM，programmable  read-only memory)器件对自身加载配置逻辑。