[发明专利]一种数字射频存储板无效

专利信息
申请号: 201110409931.3 申请日: 2011-12-09
公开(公告)号: CN102436840A 公开(公告)日: 2012-05-02
发明(设计)人: 江培华;靳继旺;张长青 申请(专利权)人: 北京经纬恒润科技有限公司
主分类号: G11C5/00 分类号: G11C5/00
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 逯长明
地址: 100101 北京市朝*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 数字 射频 存储
【权利要求书】:

1.一种数字射频存储板,其特征在于,包括:

模拟/数字转换器模块、数字/模拟转换器模块、第一FPGA模块、第二FPGA模块、第一SRAM模块、第二SRAM模块和时钟芯片;所述第一SRAM模块和第二SRAM模块分别包含两片同步SRAM芯片;

所述时钟芯片用于为所述模拟/数字转换器模块、数字/模拟转换器模块、第一FPGA模块和第二FPGA模块提供时钟和同步信号脉冲;

所述模拟/数字转换器模块用于将外部输入的模拟信号转换变为数字信号并将其通过LVDS信号线输出到第一FPGA模块;

所述第一FPGA模块分别与所述第二FPGA模块以及所述第一SRAM模块连接,用于将模拟/数字转换器模块输入的数字信号进行一级可编程延迟处理,处理后的数据写入到所述第一SRAM模块,所述第一SRAM模块用于对数据进行缓存后再将数据读回所述第一FPGA模块,所述第一FPGA模块用于将数据通过第一FPGA模块和第二FPGA模块之间的数据通道传输到第二FPGA模块;所述第一FPGA模块和第二FPGA模块之间的数据通道为两对以上的LVDS信号线或者两对以上的Ser-Des收发器;

所述第二FPGA模块分别与所述第一FPGA模块、所述第二SRAM模块以及所述数字/模拟转换器模块连接,用于接收所述第一FPGA模块传输的数据,进行二级可编程延迟处理,处理后的数据写入到所述第二SRAM模块,所述第二SRAM模块用于对数据进行缓存后再将数据读回给所述第二FPGA模块,所述第二FPGA模块用于将数据通过所述第二FPGA模块与所述数字/模拟转换器模块之间的LVDS信号线传输到数字/模拟转换器模块;

所述数字/模拟转换器模块用于将第二FPGA模块输入的数字信号转换成模拟信号并将模拟信号输出系统。

2.根据权利要求1所述的数字射频存储板,其特征在于,还包括:

第三FPGA模块和PCI接口模块;

所述第三FPGA模块分别与PCI接口模块、第一FPGA模块、第二FPGA模块连接,用于通过所述PCI接口模块接收外部板卡传输进来的数据并将数据传输给所述第一FPGA模块、第二FPGA模块;所述第三FPGA模块用于接收所述第一FPGA模块、第二FPGA模块传输进来的数据,并通过所述PCI接口模块将数据传输到外部板卡;所述第三FPGA模块还用于通过外部DMA引擎向上位机传输来自所述第一SRAM模块和所述第二SRAM模块中缓存的数据。

3.根据权利要求2所述的数字射频存储板,其特征在于,还包括:

NOR FLASH芯片;所述NOR FLASH芯片与所述第三FPGA模块连接,用于存储上位机对所述第一FPGA模块和所述第二FPGA模块加载的配置数据;

所述第三FPGA模块还用于读取所述NOR FLASH芯片存储的配置数据并将其写入到所述第一FPGA模块和所述第二FPGA模块中,以对所述第一FPGA模块和所述第二FPGA模块进行配置逻辑加载;

所述第三FPGA模块还用于通过外部PROM器件对自身加载配置逻辑。

4.根据权利要求3所述的数字射频存储板,其特征在于,还包括:CPCI的J1连接器;

所述CPCI的J1连接器与所述PCI接口模块连接,用于通过所述PCI接口模块将外部板卡的数据传输到第三FPGA模块;还用于将第三FPGA模块通过所述PCI接口模块传输的数据传输给外部板卡。

5.根据权利要求4所述的数字射频存储板,其特征在于,还包括:CPCI的J3连接器;

所述CPCI的J3连接器通过两对以上的LVDS信号线与所述第一FPGA模块连接,用于将外部板卡的数据传输给所述第一FPGA模块,还用于将所述第一FPGA模块的数据传输给外部板卡。

6.根据权利要求5所述的数字射频存储板,其特征在于,还包括:CPCI的J5连接器;

所述CPCI的J5连接器通过两对以上的LVDS信号线与所述第二FPGA模块连接,用于将外部板卡的数据传输给所述第二FPGA模块,还用于将所述第二FPGA模块的数据传输给其他板卡。

7.根据权利要求6所述的数字射频存储板,其特征在于,还包括:高速差分连接器;

所述高速连接器通过两通道以上的Ser-Des与所述第一FPGA模块连接;所述高速差分接器还通过两通道以上的Ser-Des与所述第一FPGA模块连接;所述高速差分连接器用于将所述第一FPGA模块和第二FPGA模块的数据传输到外部板卡,还用于将外部板卡的数据传输到所述一FPGA模块和第二FPGA模块。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京经纬恒润科技有限公司,未经北京经纬恒润科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110409931.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top