[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2010年12月31日提交的韩国专利申请No.10-2010-0140482的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种非易失性存储器件及其制造方法，更具体而言，涉及一种在衬底之上垂直层叠有多个存储器单元的非易失性存储器件及其制造方法。

背景技术

非易失性存储器件即使断电也能保留其中所储存的数据。非易失性存储器件有不同种类，比如NAND快闪存储器。

随着在硅衬底之上将存储器单元形成在单层中的二维存储器结构的集成度接近极限，现正开发三维非易失性存储器件，其中多个存储器单元垂直于硅衬底层叠。

另外，非易失性存储器件包括多个串，每个串包括串联耦接的源极选择晶体管、存储器单元晶体管和漏极选择晶体管。每个串的一端与位线耦接，每个串的另一端共同耦接至一个源极线。

然而，随着与一个源极线耦接的串的数量增加，读取操作期间的电流消耗增加。因此，希望能够降低源极线的电阻。

发明内容

本发明的实施例涉及一种非易失性存储器件及其制造方法，所述非易失性存储器件可以降低源极线的电阻，同时通过沿垂直方向层叠多个存储器单元来提高集成度。

根据本发明的一个实施例，一种非易失性存储器件包括：衬底，所述衬底包括电阻器层，所述电阻器层具有比源极线的电阻低的电阻；沟道结构，所述沟道结构包括在衬底之上与多个沟道层交替层叠的多个层间电介质层；以及源极线，所述源极线被配置为与沟道层的侧壁接触，其中，源极线的下端部与电阻器层接触。

根据本发明的另一个实施例，一种制造非易失性存储器件的方法，包括以下步骤：提供衬底，所述衬底具有电阻比源极线的电阻低的电阻器层；形成沟道结构，所述沟道结构包括在衬底之上与多个沟道层交替层叠的多个层间电介质层；以及形成与沟道层的侧壁接触的源极线，其中，源极线的下端部与电阻器层接触。

根据本发明的另一个实施例，一种非易失性存储器件包括：沟道结构，所述沟道结构包括在衬底之上与多个沟道层交替层叠的多个层间电介质层；源极线，所述源极线被设置为与沟道层的侧壁接触；绝缘层，所述绝缘层被设置为覆盖沟道结构；金属线，所述金属线被设置在绝缘层之上；以及接触单元，所述接触单元被配置为贯穿绝缘层而将源极线与金属线耦接。

根据本发明的另一个实施例，一种制造非易失性存储器件的方法，包括以下步骤：形成沟道结构，所述沟道结构包括在衬底之上与多个沟道层交替层叠的多个层间电介质层；形成源极线，所述源极线与沟道层的侧壁接触；在沟道结构和源极线之上形成绝缘层；形成接触单元，所述接触单元贯穿绝缘层与源极线耦接；以及在绝缘层之上形成与接触单元耦接的金属线。

附图说明

图1是说明一种非易失性存储器件的立体图。

图2A至图2E是说明根据本发明第一实施例的非易失性存储器件及其制造方法的截面图。

图3A至图3E是说明根据本发明第二实施例的非易失性存储器件及其制造方法的截面图。

图4A至图4E是说明根据本发明第三实施例的非易失性存储器件及其制造方法的截面图。

图5A和5B是沿着图1的A-A’方向截取的源极线SL的截面图。

具体实施方式

下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。

附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征，对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层或衬底上的情况，还表示在第一层与第二层或衬底之间存在第三层的情况。

下文中，结合图1来简要描述可以应用本发明实施例的三维非易失性存储器件的基本结构，然后，将结合图2A至图4E来描述本发明的实施例。

图1是说明一种非易失性存储器件的立体图。