[发明专利]读取快闪存储器中储存数据的方法、存储器控制器与装置

说明书

技术领域

本发明涉及读取快闪存储器(flash memory)中所储存的数据，更具体地说，涉及一种通过参照快闪存储器的存储单元(memory cell)所读出的位序列(bit sequence)的二进制数字分布特性(binary digit distribution characteristic)来读取快闪存储器中所储存的数据的方法与存储器控制器。

背景技术

快闪存储器可通过电子式的擦除(erase)与写入/程序化(program)以进行数据储存，并且广泛地应用于记忆卡(memory card)、固态硬盘(solid-state drive)与便携式多媒体播放器等等。由于快闪存储器为非挥发性(non-volatile)存储器，因此，不需要额外电力来维持快闪存储器所储存的信息，此外，快闪存储器可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了快闪存储器为何会如此普及的原因。

快闪存储器可区分为NOR型快闪存储器与NAND型快闪存储器。对于NAND型快闪存储器来说，其具有较短的擦除及写入时间且每一存储器单元需要较少的芯片面积，因而相较于NOR型快闪存储器，NAND型快闪存储器会允许较高的储存密度以及较低的每一储存位元的成本。一般来说，快闪存储器以存储器单元阵列的方式来储存数据，而存储器单元是由一浮动栅极晶体管(floating-gate transistor)来加以实作，且每一存储器单元可通过适当地控制浮动栅极晶体管的浮动栅极上的电荷个数来设定导通该浮动栅极晶体管所实作的该存储器单元的所需临界电压，进而储存单一个位元的信息或者一个位元以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮动栅极晶体管的控制栅极之上，则浮动栅极晶体管的导通状态便会指示出浮动栅极晶体管中所储存的一或多个二进制数字(binary digit)。

然而，由于某些因素，快闪存储器单元中原本储存的电荷的个数可能会受到影响/扰乱，举例来说，快闪存储器中所存在的干扰可能来自于写入干扰(write/program disturbance)、读取干扰(read disturbance)及/或保持干扰(retention disturbance)。以具有各自储存一个位元以上的信息的存储器单元的NAND型快闪存储器为例，一个存储器物理页(physical page)会包含多个存储器逻辑页(logical page)，且每一存储器逻辑页采用一或多个控制栅极电压来进行读取。举例来说，对于一个用以储存3个位元的信息的快闪存储器单元来说，该快闪存储器单元会具有分别对应不同电荷个数(即不同临界电压)的8种状态(即电荷准位)的其中之一，然而，由于写入/擦除次数(program/erase count，P/E count)及/或数据保留时间(retention time)的缘故，快闪存储器单元中的存储器单元的临界电压分布(threshold voltage distribution)便会有所改变，因此，使用原本的控制栅极电压设定(即临界电压设定)来读取存储器单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。

发明内容

因此，本发明所要解决的技术问题是提供一种通过参照快闪存储器的存储单元所读出的位序列的二进制数字分布特性来读取快闪存储器中所储存的数据的方法与存储器控制器，以解决上述问题。

依据本发明的一实施例，揭示了一种读取一快闪存储器中所储存的数据的方法。该方法包含有：控制该快闪存储器来执行多次读取操作给该快闪存储器的多个存储器单元中的每一存储器单元；分别从该多个存储器单元读出多个位序列，其中该多次读取操作通过不同的控制栅极电压设定而从该多个存储器单元中的每一存储器单元读出具有一预定位元次序的多个位元来作为该多个位序列中的一位序列；以及依据该多个位序列的二进制数字分布特性，来决定出该多个存储器单元的一读出信息。