[发明专利]一种存储阵列单元信息读取方法及系统

说明书

技术领域

本发明涉及信息存储领域，特别是涉及一种存储阵列单元信息读取方法及系统。

背景技术

整个闪存存储器的核心是存储单元构成的阵列，阵列中存储单元信息的读取方法参见图1，存储单元以普通MOS管为例，每个存储单元(cell)有三个端口，其中一个是控制端口，相当于普通MOS管的栅极，其余两个端口相当于普通MOS管的源极和漏极。存储单元的控制端口连接字线，并且阵列中同一行存储单元的控制端口连接同一字线WL1，字线电位高低实现对存储单元的开启和关断。存储阵列中同一行存储单元的源极和漏极顺次首尾相连，相邻的两个存储单元的源极和漏极连接在一根位线上。当存储单元处于开启状态时，等效为一个电阻；当存储单元所存储的信息为“0”或为“1”时，其电阻值不同。因此，为了读取存储单元中存储的信息，需要在被读取存储单元的两端施加电位差，读取流过存储单元的电流就可以读取存储单元中的存储信息。

通常读取存储单元中的信息时，以读取图1中存储单元cell2为例，字线WL1电平为高后存储单元cell2开启，位线选通装置选通存储单元cell2源极和漏极相连接的两条位线BLa和BLa+1，使位线BLa和BLa+1分别连接低电平产生电路和电流读取电路，在位线BLa和BLa+1分别施加低电压和高电压，存储单元cell2两端的电势差导致流过存储单元的电流Ibit，流过存储单元cell2的电流值记为Ibit。读取电流I由电流读取电路读出，读取电路读出的读取电流值记为I，当I＝Ibit时，这个读出的电流值反映存储单元中存储的信息。通常，在对存储单元cell2进行读取操作的过程中，与存储单元cell3连接的位线BLa+2上不施加任何信号。在给位线BLa和BLa+1施加低电压和高电压信号的瞬间，存储单元cell3两端存在电势差，而存储单元的栅极为高，它将相当于一个电阻，这会导致泄漏电流Ileak的产生。

位线选通装置平均到每根位线的电阻为R1，每根位线相对于地的电容为C，参见图2，需要电流读取电路给位线BLa+1充电到可以进行读取操作的高电压，才可以进行信息读取，没有泄漏电流Ileak时，电流读取电路给端点D即位线BLa+1充电的时间T1正比于电阻R1和C的乘积。但是泄漏电流Ileak的存在使电荷从位线BLa+1传递到位线BLa+2给位线BLa+2充电，即位线BLa+1施加的高电压会对D、A两点电位同时充电，充电时间T2正比于电阻R1和2C的乘积，延缓位线BLa+1到达所需高电压的时间。读取操作在电流读取电路开始提供高电压之后的时间T1和T2之间进行，即Ileak存在的情况下，位线BLa+1的实际电压没有被充电到所需电压，读取电流精度受到影响，甚至导致读取信息错误。

另外，只有使读取时间点延迟至T2之后，位线BLa+1和BLa+2的电位相等，即泄漏电流Ileak消失，才能保证读取结果正确，这样就减慢了每一次读取操作的周期，读取速度受到影响。

发明内容

本发明解决了现有存储阵列单元信息读取方法精度不高的问题。

为达到上述目的，本发明提供了一种存储阵列单元信息读取方法，包括，

选通被读取存储单元的字线；选通存储阵列的多根连续位线，其中

在所述被读取存储单元的一根位线施加第一读取电压，在多根连续位线施加第二读取电压，其中包括被读取存储单元的另一根位线，所述第二读取电压高于第一读取电压；与施加所述第二读取电压的位线相邻的位线同时施加与所述第二读取电压相等的电压；

比较被读取存储单元上产生的电流与预设参考电流值确定所述被读取存储单元的存储信息。

相应地，本发明还提供一种存储阵列单元信息读取系统，包括存储单元阵列、至少一个低电平产生电路、电流读取电路、位线选通装置、字线选通装置和电压源提供电路，其中

所述电压源提供电路与所述电流读取电路提供相同的电压，高于所述低电平产生电路提供的电压；所述低电平产生电路、电流读取电路与电压源提供电路同步工作；

所述字线选通装置选通被读取存储单元的字线；所述位线选通装置根据位线选通控制信号同时选通所述存储阵列的多根连续位线；

一个所述低电平产生电路通过位线选通装置与被读取存储阵列单元的一根位线连接；所述电流读取电路通过位线选通装置与多根位线连接，其中包括被读取存储阵列单元的另一根位线；电压源提供电路通过位线选通装置与连接电流读取电路的位线相邻的位线连接。

与现有技术相比，本发明具有下列优点：