[发明专利]非易失性存储器件及其读取方法

说明书

交叉引用

本申请要求在2010年11月25日申请的韩国申请No.10-2010-0117947的优先权，其全部内容通过引用而被合并于此。

技术领域

示例实施例涉及一种电子设备，更具体地，涉及一种存储系统。

背景技术

半导体存储器通常被认为是数字逻辑系统设计、例如从卫星到消费类电子的基于计算机和微处理器的应用的最至关重要的微电子组件。因此，在包括通过更高密度和更高速度的伸缩(scale)的处理增强和技术发展的半导体存储器制造方面的进步有助于为其它数字逻辑家族建立性能标准。

半导体存储设备可以被刻画为易失性随机存取存储器(RAM)或非易失性存储设备。在RAM中，或者通过设置例如在静态随机存取存储器(SRAM)中的双稳态触发器的逻辑状态来存储逻辑信息，或者通过例如在动态随机存取存储器(DRAM)中的电容充电来存储逻辑信息。在任何一种情况下，只要施加电力，则数据被存储并且可以被读处，而当电力被关断时数据丢失；因此，它们被称为易失性存储器。

例如屏蔽只读取存储器(MROM)、可编程只读取存储器(PROM)、可擦除可编程只读取存储器(EPROM)和电可擦除可编程只读取存储器(EEPROM)的非易失性存储器能够即使在电力被关断时也存储数据。取决于所使用的制造技术，非易失性存储器数据存储模式可以是永久的或重可编程的。在计算机、航空电子、电信以及消费电子工业中的广泛的各种应用中，非易失性存储器被用于程序和微代码的存储。在需要快速、可编程非易失存储器的系统中所使用的例如非易失性SRAM(nvSRAM)的设备中，也可以有单芯片易失性和非易失性存储器存储模式的组合。另外，许多特殊存储器结构已经发展出来，它们包含一些附加的逻辑电路以优化它们针对特定应用任务的性能。

然而，在非易失性存储器中，MROM、PROM和EPROM不能被系统自身自由地擦除和写入，以致一般用户不容易更新所存储内容。另一方面，EEPROM能够被电擦除或写入。EEPROM的应用已经扩展到需要连续更新的辅助存储器或系统编程(快闪EEPROM)。

发明内容

本发明涉及一种用于在非易失性存储单元阵列中读取存储单元的方法。

在一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及响应于该请求对与第二字线相关联的至少一个存储单元执行第一读取操作。所述第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段执行第一读取操作。所述方法进一步包括：基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且第一时间段和第二时间段是不同的。

在另一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及通过对第二字线的至少一个存储单元执行第一读取操作，确定第一存储单元是否处于耦合状态和未耦合状态之一。第二字线按照字线编程顺序跟在第一字线之后，并且执行第一读取操作一第一时间段。所述方法进一步包括：基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且第二时间段与第一时间段不相同。

在进一步实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及确定与第二字线相关联的至少一个存储单元是否已经被编程。第二字线按照字线编程顺序跟在第一字线之后。所述方法进一步包括：如果确定步骤确定与第二字线相关联的至少一个存储单元已经被编程，则对与第一存储单元相对应的第二字线的存储单元执行第一读取操作。执行第一读取操作一第一时间段。基于以下中的至少之一来对第一存储单元执行第二读取操作：(1)确定步骤是否确定与第二字线相关联的至少一个存储单元已经被编程；以及(2)来自第一读取操作输出。执行第二读取操作一与第一时间段不同的第二时间段。

在又一个实施例中，所述方法包括：接收读取在与第一字线相关联的第一存储单元中所存储的数据的请求；以及响应于该请求对与第二字线相关联的至少一个存储单元执行第一读取操作。第二字线按照字线编程顺序跟在第一字线之后，并且在第一时间段直线第一读取操作。所述方法进一步包括：基于来自第一读取操作的输出对第一存储单元执行第二读取操作。执行第二读取操作一第二时间段，并且如果通过执行第一读取操作的输出指示第一存储单元没有被耦合，则第一时间段短于第二时间段。