[发明专利]DRAM的列选择信号的控制电路及包括其的存取存储器

权利要求书

1.一种动态随机存取存储器的列选择信号的控制电路，所述控制电路包括列选择信号生成电路，其特征在于，所述控制电路还包括：与所述动态随机存取存储器的存储单元相应的冗余单元、以及冗余字线驱动模块；

其中，当所述冗余单元的放大读出电压与预置的电压阈值相匹配时，所述列选择信号生成电路生成列选择信号。

2.如权利要求1所述的列选择信号的控制电路，其特征在于，所述列选择信号生成电路还包括比较器，所述比较器用于比较所述冗余单元的放大读出电压与所述预置的电压阈值。

3.如权利要求2所述的列选择信号的控制电路，其特征在于，当所述冗余单元的放大读出电压与所述预置的电压阈值的差值小于所述比较器的最小灵敏范围时，所述冗余单元的放大读出电压与所述预置的电压阈值相匹配。

4.如权利要求1、2或3所述的列选择信号的控制电路，其特征在于，所述控制电路还包括用于生成所述预置的电压阈值的电压生成电路。

5.如权利要求4所述的列选择信号的控制电路，其特征在于，所述电压生成电路用于生成可调节的所述预置的电压阈值。

6.如权利要求1所述的列选择的控制电路，其特征在于，所述冗余单元在读操作过程中始终存储“0”或始终存储“1”。

7.一种动态随机存取存储器，其包括存储阵列、存储阵列中的存储单元的读通路，其特征在于，所述存储阵列中还包括冗余单元，所述动态随机存取存储器还包括如权利要求1至10中任一项所述的列选择信号的控制电路。

8.如权利要求7所述的动态随机存取存储器，其特征在于，所述存储单元和所述冗余单元在所述动态随机存取存储器的存储阵列中同时制备形成。