[发明专利]一种改善铜阻挡层与铜金属层的粘结性能的方法

说明书

技术领域

本发明涉及集成电路制造领域，且特别涉及一种改善铜阻挡层与铜金属层 的粘结性能的方法。

背景技术

随着集成电路CMOS技术按照摩尔定律而高速发展，互联延迟逐渐取代器 件延迟成为影响芯片性能的关键因素，铜/低K介质体系逐渐取代了传统的 Al/SiO₂体系成为了业界的主流。由于铜在介电质中的扩散系数较高，一旦扩散 会造成漏电，因此需要在Cu与介电质层之间增加一个扩散阻挡层，来阻止铜的 扩散。该层薄膜的基本要求为与Cu及低K介质有良好的结合性，而其自身的K 值不能太高。

在90nm技术节点之前，该扩散阻挡层薄膜一般选用氮化硅，该薄膜的K 值为7左右，与Cu的粘结性为12J/m²左右；到了65nm技术节点之后，随着 RC延迟的进一步加剧，人们用SiCN取代了SiN，使得该薄膜的K值降低到了 5左右，但与Cu的粘结性则降低到了6J/m²左右。

由于扩散阻挡层与Cu的粘结性能好坏可以直接影响到其后续工艺例如化学 机械研磨CMP等工艺的实施，业界利用很多种方法来增加其与Cu的粘结性能。 常用到的方法为对Cu表面进行等离子体处理，但是对于粘结性能的提高仍是有 限。

发明内容

本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，在不影响整 体介电质层介电常数的前提下，大幅提扩散阻挡层与铜金属层的粘结性能。

为了达到上述目的，本发明提出一种改善铜阻挡层与铜金属层的粘结性能 的方法，包括下列步骤：

提供具有铜金属层的半导体基底；

在所述铜金属层上沉积第一介电质层；

在所述第一介电质层上沉积第二介电质层；

在所述第二介电质层上沉积低K值薄膜，

其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。

进一步的，所述氮化硅薄膜的厚度为10埃～100埃。

进一步的，所述碳化硅薄膜的厚度为100埃～500埃。

进一步的，所述沉积氮化硅薄膜的处理温度为300摄氏度～500摄氏度，气 压为2Torr～8Torr。

进一步的，所述沉积氮化硅薄膜步骤中，反应气体SiH₄的流量为100sccm～ 1000sccm，NH₃的流量为100sccm～1000sccm，N₂的流量为100sccm～1000sccm。

进一步的，所述沉积碳化硅薄膜的处理温度为300摄氏度～500摄氏度，气 压为2Torr～8Torr。

进一步的，所述沉积碳化硅薄膜步骤中，反应气体四甲基硅烷的流量为 100sccm～1000sccm，NH₃的流量为500sccm～1000sccm，He的流量为 1000sccm～2000sccm。

本发明提出一种改善铜阻挡层与铜金属层的粘结性能的方法，在铜金属层 上先淀积一层薄的氮化硅介电质层，用来增强介电质与铜金属层的粘结力，随 后再淀积一层碳化硅介电质层，来降低整体薄膜的介电常数。在不影响整体介 电质的介电常数前提下大大提高了介电质与铜金属层的粘结性，为后续芯片的 机械加工创造了比较缓和的条件。

附图说明

图1所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘结性能的方 法流程图。

图2所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘结性能的结 构示意图。

具体实施方式

为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

请参考图1，图1所示为本发明较佳实施例的改善铜阻挡层与铜金属层的粘 结性能的方法流程图。本发明提出一种改善铜阻挡层与铜金属层的粘结性能的 方法，包括下列步骤：

步骤S100：提供具有铜金属层的半导体基底；

步骤S200：在所述铜金属层上沉积第一介电质层；

步骤S300：在所述第一介电质层上沉积第二介电质层；

步骤S400：在所述第二介电质层上沉积低K值薄膜，

其中，所述第一介电质层为氮化硅薄膜，所述第二介电质层为碳化硅薄膜。