[发明专利]存储装置

说明书

相关申请的交叉参考

本申请包含与2010年11月19日向日本专利局提交的日本在先专利申请JP 2010-259379的公开内容相关的主题，将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及存储装置，该存储装置包括能够通过改变电阻变化层的电特性来存储信息的存储元件。

背景技术

对于基于最小设计规则(minimum design rule)F来形成最高密度的晶体管阵列的方法，已知的有DRAM(动态随机存取存储器)的存储单元(例如，参照非专利文献1(Y.K.Park等24人在“2007 Symposium on VLSI Technology Digest of Technical Papers”发表的“Fully Integrated 56nm DRAM Technology for 1 Gb DRAM”，第190-191页)和非专利文献2(Changhyun Cho等13人在“2005 Symposium on VLSI Technology Digest of Technical Papers”发表的“A 6F2 DRAM Technology in 60nm era for Gigabit Densities”，第36-37页))。在相关技术的结构中，一个晶体管可形成为具有6F²的面积，从而可获得最小单元面积的平面晶体管。

另一方面，近年来，通过将所谓的双极性电阻变化型存储元件(其通过电流的方向来记录低电阻状态和高电阻状态)与晶体管阵列进行组合来形成1T1R型(即，一个晶体管具有一个存储元件)非易失性存储器的方法得到积极发展。然而，对于电阻变化型存储元件的情形，在不做变化的情况下应用非专利文献1和非专利文献2中披露的现有技术的DRAM晶体管阵列未必容易。原因在于，DRAM的各列存在有一条位线(BL)。在DRAM中，整个存储阵列的公共的平板电极电位固定到Vc/2，而BL的电位运行于Vc或GND，由此记录逻辑值。即，在DRAM中，+Vc/2的电位差足以保证存储阵列的操作。另一方面，在电阻变化型存储元件中，需要至少约2V的写入电压，且向使用第二位线(BL2)取代平板电极的存储阵列提供+Vc或-Vc电压，以将与DRAM的位线相对应的第一位线(BL1)和第二位线(BL2)的电位互补地改变成Vc或GND。如上所述，电阻变化型存储元件在单元结构和操作上显著不同于相关技术的DRAM，从而不可能通过简单地应用现有技术的DRAM的晶体管阵列来实现更高的密度和更大的容量。

发明内容

鉴于上述原因，期望提供一种能够实现更高密度和更大容量的存储装置。

本发明实施例的存储装置包括：晶体管阵列，其具有多个晶体管；及多个存储元件，对于所述多个晶体管中的每个晶体管设有一个所述存储元件。所述晶体管阵列包括：基板，所述多个晶体管的扩散层处于所述基板的表面上；多个平行的字线，其处于所述基板上；多个平行的第一位线，其在与所述字线垂直的方向上设置；位接触电极，其设置在相邻的两个所述字线之间，并连接所述第一位线和所述扩散层；及节点接触电极，其设置在中间夹有所述位接触电极的两个相邻所述字线之中各字线的与所述位接触电极相反的一侧，所述节点接触电极连接到所述扩散层。所述多个存储元件具有：下部电极，其连接到所述节点接触电极，并相对各所述多个存储元件设置，所述下部电极的设置位置为，在与所述基板的所述表面平行的平面内，在靠近所述位接触电极的方向上从所述节点接触电极正上方偏移；存储层，其设置在所述下部电极上，且其电阻值由于电压施加而可逆地变化；及多个平行的第二位线，其在所述存储层上在与所述第一位线的延伸方向相同的方向上延伸，其中，各所述第二位线叠加在与所述第一位线两侧处的所述节点接触电极相连接的所述下部电极上。