[发明专利]半导体器件的制造方法

说明书

技术领域

本文讨论的实施例涉及一种半导体器件的制造方法。

背景技术

由于在氮化物半导体中使用的由GaN、AlN、InN或它们的混晶(mixed-crystals)所形成的材料具有宽带隙，该材料得以被用于高功率电子器件、短波长发光二极管等。与FET(Field Effect Transistor，场效应晶体管管)相关的，特别是与作为高功率电子器件的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)相关的技术已经得到了发展。使用氮化物半导体的HEMT被用于高功率高效率的放大器、高功率开关器件等。

用作上述用途的HEMT被期望处于常关(normally-off)状态，并且具有高耐受电压等。尤其是，由于常关状态对于安全工作很重要，因此已经考虑了各种方法来达到这一状态。作为用于常关型HEMT的一种方法，提出了这样一种技术，通过去除栅极正下方的一部分半导体层来形成栅凹(gate recess)。在利用这一方法形成的凹栅(recessed-gate)结构中，有利地将阈值电压保持在正值而不用在电极之间增加电阻元件。另外，对于用于电源用途的常关型半导体器件，还期望有高的漏极击穿电压和高的栅极击穿电压。因此，在FET和HEMT的水平结构中，采用了MIS(Metal Insulator Semiconductor，金属绝缘体半导体)结构形成绝缘膜来作为栅绝缘膜。如上所述，将凹栅结构和MIS结构的组合结构应用于使用了与GaN相关的半导体材料的HEMT中，以便使半导体器件适于电源用途。

然而，在具有上述MIS结构的HEMT中存在这样的情况，即，在晶体管的工作中阈值电压会由于半导体与绝缘膜(其将作为栅绝缘膜)之间的界面态(interfacial state)、以及绝缘膜的质量等而发生变化。

考虑到当由于界面态等造成在半导体与绝缘膜之间的界面处或是绝缘膜处形成预期的陷阱能级(trap level)时，电子被该陷阱能级捕获，并且在栅极正下方的2DEG(Two-Dimensional Electron Gas，二维电子气体)中电子的分布受到影响。如上所述，当阈值电压改变时，晶体管工作时的电流值和导通电阻被改变。其结果，无法获得一致的特性。并且，产率降低。

发明内容

本发明实施例的目的是提供一种半导体器件的制造方法，在该半导体器件中阈值电压变化较小，且能够获得一致的特性以及能够提高产率。

根据本发明实施例的一个方案，提供有一种半导体器件的制造方法，包括：在半导体层的表面上形成抗蚀剂图案，在所述半导体层中在基板上依序形成有第一层和第二层；通过去除所述抗蚀剂图案的开口区域中的一部分或整个的所述第二层来形成栅凹；去除所述抗蚀剂图案；在去除所述抗蚀剂图案后，去除附着在所述栅凹的底面和侧面的干蚀刻残留物；在去除所述干蚀刻残留物后，在所述底面、所述侧面以及所述半导体层上形成绝缘膜；在所述栅凹所形成的区域上经由所述绝缘膜形成栅极；以及，在所述半导体层上形成源极和漏极。

根据本发明实施例的另一方案，提供有一种半导体器件的制造方法，包括：在半导体层的表面上形成抗蚀剂图案，在所述半导体层中在基板上依序形成有第一层、第二层和第三层；通过去除所述抗蚀剂图案的开口区域中的一部分或整个的所述第三层来形成栅凹；去除所述抗蚀剂图案；在去除所述抗蚀剂图案后，去除附着在所述栅凹的底面和侧面的干蚀刻残留物；在去除所述干蚀刻残留物后，在所述底面、所述侧面以及所述半导体层上形成绝缘膜；在所述栅凹所形成的区域上经由所述绝缘膜形成栅极；以及，在所述半导体层上形成源极和漏极。

附图说明

图1A至图1F示出相关的半导体器件制造方法中的工艺步骤；

图2A至图2H示出根据第一实施例的半导体器件制造方法中的工艺步骤；

图3为示出在相关方法所制造的半导体器件中栅-源极电压与漏电流之间相互关系的图表；

图4为示出在根据第一实施例的方法所制造的半导体器件中栅-源极电压与漏电流之间相互关系的图表；

图5为示出在相关方法所制造的半导体器件中漏-源极电压与漏电流之间相互关系的图表；

图6为示出在根据第一实施例的方法所制造的半导体器件中漏-源极电压与漏电流之间相互关系的图表；

图7A至图7H示出根据第二实施例的半导体器件制造方法中的工艺步骤；

图8A至图8H示出根据第三实施例的半导体器件制造方法中的工艺步骤；