[发明专利]一种NMOS器件及其制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种NMOS器件。本发明还涉及一种NMOS器件的制造方法。

背景技术

在深亚微米集成电路制造工艺中，由于窄沟槽隔离工艺(Shallow Trench Isolation)的采用，窄沟道器件呈现出与宽沟道器件不同的特性。主要体现在阈值电压变低，截止漏电流增大，形成窄沟槽效应。特别是在有广泛应用市场的随机动态存储器(SRAM)中，存储单元采用的六个器件都是窄沟器件。加上随机动态存储器的具有高速的特点，器件都要求具有驱动电流的输出特性。这两个因素相叠加，降低SRAM的静态功耗就成为目前深亚微米集成电路制造工艺的一个挑战。特别是对于NMOS来说，它的沟槽是P型掺杂，掺杂杂质是硼。由于硼在二氧化硅和硅界面的分凝系数大于1，后面的热过程会造成有源区侧边的碰外扩，导致有源区边缘的杂质浓度变得比中间低。因此NMOS器件的窄沟槽效应比PMOS器件更加严重。

为了抑制MOSFET器件的窄沟槽效应，业界各家公司进行过许多尝试。比较常见的两种方法是：方法一，控制窄沟槽刻蚀的时候控制沟槽侧边的角度。一般来说侧边越倾斜，窄沟槽底角越圆，器件的漏电会越小。方法二，对有源区的边角进行圆角化处理(Corner Rounding)。通过减轻边角的电场集中效应来改善窄沟槽器件的性能。以上两种方法都被业界广泛采用，但也都有其自身的缺点。第一种方法，侧边太斜的话，将会导致两个有源区之间的隔离性能变差，场氧填充也会变的更困难。第二种方法，会导致有源区的实际宽度与设计宽度差异变大。

发明内容

本发明要解决的技术问题是提供一种NMOS器件结构能抑制深亚微米工艺中NMOS器件的窄沟槽效应。为此，本发明还提供了一种NMOS器件的制作方法。

为解决上述技术问题，本发明的NMOS器件，包括：

P型衬底、浅沟槽隔离、P阱、热氧化层、二氧化介质层、氮化硅硬掩膜层、隔离侧墙和补偿区，所述浅沟槽隔离、热氧化层、P阱和补偿区并列于P型衬底上方，所述热氧化层和补偿区位于浅槽隔离和P阱之间，所述二氧化硅介质层位于P阱上方，所述隔离侧墙位于补偿区上方与二氧化硅介质层相邻，所述氮化硅硬掩膜层位于二氧化硅介质层上方与隔离侧墙相邻；其中，所述热氧化层具有P型杂质。

所述热氧化层厚度为100埃至300埃。

实施步骤(4)时，注入P型杂质为硼或氟化硼，注入P型杂质剂量为1e13cm^-2至5e14cm^-2，能量为5keV至50keV。

本发明的NMOS器件制造方法，包括：

(1)在P型衬底上注入形成P阱；

(2)生长二氧化硅介质层，淀积氮化硅硬掩膜层，制作刻蚀浅槽隔离；

(3)生成热氧化层；

(4)对热氧化层进行P型杂质注入；

(5)热处理，刻蚀，制作补偿区；

(6)制作隔离侧墙。

实施步骤(3)时，生成热氧化层厚度为100埃至300埃。

实施步骤(4)时，注入P型杂质为硼或氟化硼。

实施步骤(4)时，注入P型杂质剂量为1e13cm^-2至5e14cm^-2，能量为5keV至50keV。

本发明的NMOS器件的热氧化层具有P型杂质，形成侧边浓度比中间高或者相当的有源区能抑制NMOS器件的窄沟槽效应。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是本发明NMOS器件的截面示意图一，其显示平行沟槽方向的器件机构。

图2是本发明NMOS器件的截面示意图二，其显示垂直沟槽方向的器件机构。

图3是本发明制作方法的流程图。

图4是本发明制作方法的示意图一，其显示步骤(1)、(2)形成的器件结构。

图5是本发明制作方法的示意图二，其显示步骤(3)形成的器件结构。

图6是本发明制作方法的示意图三，其显示示步骤(4)中P型杂质的注入方向。

图7是本发明制作方法的示意图四，其显示步骤(4)P型杂质的注入后形成的器件结构。

附图标记说明

1是P型衬底         2是浅槽隔离

3是P阱             4是二氧化硅介质层

5是氮化硅硬掩膜层  6是热氧化层

7是隔离侧墙        8是补偿区。

具体实施方式