[发明专利]集成电路版图冗余金属填充的方法及集成电路

说明书

技术领域

本发明涉及集成电路技术领域，具体而言，本发明涉及集成电路版图冗余金属填充的方法及集成电路。 

背景技术

冗余金属填充(Dummy Fill)是集成电路制造中所应用的改善表面平坦化的技术，它借助冗余金属来提高版图密度的均匀性，改善在化学机械研磨(Chemical Mechanical Polishing，CMP)后表面的平坦性，减小碟形缺陷(dishing)、侵蚀(erosion)，进而提高产品的可靠性和良率。集成电路(Integrated Circuit，IC)制造技术按照摩尔定律以每18个月集成度提高一倍的速度发展，但当集成电路的特征尺寸降到90纳米以下的时候，IC制造技术遇到了空前的挑战，表面不平坦性已经严重影响到了器件的性能和稳定性，冗余金属填充已经成为不可或缺的步骤。 

在90纳米以下最严重的问题则是加工过程的变化。有一些因素会影响到加工过程的这些变化，如平版印刷术，化学机械研磨等等。在CMP阶段，不均匀的金属密度导致金属以及内部绝缘体厚度的不一致，因此冗余金属被用来调节金属密度，使金属层密度一致从而在CMP阶段达到更好的平坦化。然而，冗余金属增加了互连电容、信号延迟、色度亮度干扰噪声以及能量的消耗。同时，因为计算量的急剧增加，冗余金属同时也增加了设计的难度，例如：设计规则的检查，版图寄生参数的提取，光学校正(OPC)等。在现行的冗余金属填充中，只考虑了冗余金属对表面平坦性的影响，而没有关注冗余金属对版图电性能的影响，而冗余金属所引起的耦合电容的增加则会对电路的延迟产生印象，进而对版图的性能产生不利影响。 

因此，基于现实的需要，有必要提出相应的技术方案，优化冗余金属的填充方式，使版图的冗余金属对互连线耦合电容的影响更小，减小冗余 金属的填充对电性能影响，从而提高产品可靠性。 

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是通过考量冗余金属对互连线耦合电容的影响，减小冗余金属的填充对电性能影响，提高产品可靠性。 

本发明实施例一方面提出了一种集成电路版图冗余金属填充的方法，所述集成电路版图包括信号线和冗余金属，其中所述信号线之间的冗余金属的密度不变，调整所述冗余金属的分布，减小所述冗余金属对信号线耦合电容的影响。 

本发明实施例另一方面还提出了一种集成电路版图，所述集成电路版图包括信号线和冗余金属，其中所述信号线之间的冗余金属的密度不变，所述冗余金属的尺寸保持不变，增加所述信号线与冗余金属之间的距离，同时减小了所述冗余金属之间的距离，减小所述冗余金属对信号线耦合电容的影响。 

本发明实施例另一方面还提出了一种集成电路版图，所述集成电路版图包括信号线和冗余金属，其中所述信号线之间的冗余金属的密度不变，所述冗余金属与所述信号线之间的距离保持不变，等比例缩小所述冗余金属的尺寸，减小所述冗余金属对信号线耦合电容的影响。 

本发明实施例另一方面还提出了一种集成电路版图，所述集成电路版图包括信号线和冗余金属，其中所述信号线之间的冗余金属的密度不变，所述冗余金属与所述信号线之间的距离保持不变，所述冗余金属的宽度保持不变，减小所述冗余金属的长度，减小所述冗余金属对信号线耦合电容的影响。 

本发明提出的上述方案，通过考量冗余金属对互连线耦合电容的影响，提高产品可靠性。例如，通过增加冗余金属与信号线之间的距离、等比例缩小冗余金属的尺寸或者增加冗余金属与信号线对应边的边长，从而减小冗余金属对信号线耦合电容的影响，这样可以降低冗余金属对时序的收敛性和信号的完整性的影响，提高产品的可靠性。此外，本发明提出的上述 方案，对现有集成电路设计的改动不大，而且实现简单、高效。 

本发明附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本发明的实践了解到。 

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中： 

图1为现有技术中冗余金属与信号线位置关系； 

图2为本发明实施例冗余金属与信号线位置关系； 

图3为本发明实施例等比例缩小冗余金属尺寸示意图； 

图4为本发明实施例减小冗余金属长度的示意图； 

图5为本发明实施例增加冗余金属与信号线之间的距离时信号线之间耦合电容的大小变化示意图； 

图6为本发明实施例等比例缩小冗余金属的尺寸时信号线之间耦合电容的大小变化示意图；