[发明专利]带有集成二极管的自对准沟槽MOSFET

权利要求书

1.一种自对准的晶体管器件，其特征在于，包括：

一个掺杂的半导体衬底，具有一个或多个电绝缘的栅极电极形成在衬底中的栅极沟槽中；

一个或多个本体区，形成在每个栅极沟槽附近衬底的顶部；一个或多个源极区，以自对准的方式，形成在每个栅极沟槽附近的本体区顶部；

一个或多个厚绝缘物部分，形成在衬底顶面上的栅极电极上方，带有相邻的厚绝缘物部分之间的空间；

一个或多个金属层，形成在衬底上方的厚绝缘物部分上方，其中穿过厚绝缘物部分之间的空间，所述的金属形成一个到衬底的自对准接头，其中一个集成的二极管形成在所述的自对准接头下方，其中所述的集成的二极管是一个快速回复二极管。

2.根据权利要求1所述的器件，其特征在于，其中配置金属、本体区和衬底，使集成二极管成为一个肖特基二极管。

3.根据权利要求1所述的器件，其特征在于，其中配置金属、本体区和衬底，使集成二极管成为一个低注入效率的P-N结二极管。

4.根据权利要求1所述的器件，其特征在于，其中栅极沟槽还包括一个位于栅极电极下方的屏蔽电极。

5.根据权利要求1所述的器件，其特征在于，还包括一个集电极区，其掺杂的导电类型与掺杂衬底相反，其中集电极区形成衬底的一侧，栅极沟槽形成在衬底的另一侧，使该器件成为一个绝缘栅双极晶体管(IGBT)。

6.一种用于制备半导体器件的方法，其特征在于，包括：

a)在半导体衬底上制备一个硬掩膜结构；

b)在硬掩膜结构中形成开口；

c)在硬掩膜结构中开口的侧壁上形成垫片；

d)通过刻蚀衬底的裸露区域，形成栅极沟槽，其中垫片确定栅极沟槽的侧壁；

e)在栅极沟槽的侧壁上，制备栅极绝缘物；

f)用第一导电材料填充栅极沟槽，回刻第一导电材料，以形成第一导电区，其中导电材料区的顶面凹陷在衬底的顶面下方；

g)在a)-f)之前、之中或之后，制备一个或多个源极区以及一个或多个本体区，其中本体区形成在衬底顶部的所选区域，源极区形成在本体区的顶部；并且

h)在第一导电材料区上方，制备一个厚绝缘层，所述的厚绝缘层向上展伸至硬掩膜结构；并且

i)将所述的厚绝缘层作为刻蚀掩膜，除去硬掩膜结构，使硬掩膜结构下方的半导体衬底裸露出来。

7.根据权利要求6所述的方法，其特征在于，还包括：将厚绝缘层作为刻蚀掩膜，通过刻蚀到半导体衬底中，制备源极/本体接触沟槽。

8.根据权利要求7所述的方法，其特征在于，其中在所述的除去硬掩膜结构之后，无需制备额外的垫片，就可以制备源极/本体接触沟槽。

9.根据权利要求6所述的方法，其特征在于，在f)之前还包括：在栅极沟槽中制备第二导电区，使第一导电区稍后形成在栅极沟槽中的第二导电区上方，并且在第一和第二导电区中间形成一个中间电极电介质层。

10.根据权利要求6所述的方法，其特征在于，还包括在所述的制备厚绝缘层之前，除去垫片。

11.根据权利要求10所述的方法，其特征在于，其中g)是在除去垫片之后进行。

12.根据权利要求6所述的方法，其特征在于，其中垫片是由氧化物或氮化物构成。

13.根据权利要求6所述的方法，其特征在于，其中硬掩膜结构是由一个三明治结构组成，并且含有一个形成在衬底上的薄氧化层，以及形成在薄氧化层上的两个或多个额外层。

14.根据权利要求13所述的方法，其特征在于，其中硬掩膜结构含有一个在薄氧化层上方的多晶硅层以及一个在多晶硅层上方的氮化层。

15.根据权利要求13所述的方法，其特征在于，其中硬掩膜结构含有一个氧化物-氮化物-氧化物(ONO)结构。

16.根据权利要求6所述的方法，其特征在于，在c)之前还包括穿过硬掩膜结构中所述的开口，刻蚀到半导体衬底中。

17.根据权利要求6所述的方法，其特征在于，其中在c)之前，没有穿过硬掩膜结构中所述的开口，刻蚀到半导体衬底中的步骤。