[发明专利]一种全电流灵敏放大器

权利要求书

1.一种全电流灵敏放大器，其特征在于，包括，

预充电电路，用于在保持状态下对位线进行预充电并在读写状态下切断充电路径；

存储单元阵列，用于写入数据和读取数据；

第一级电流锁存灵敏放大器，包括数据线DL和DLB，用于感应并放大位线上的电流差，并且，通过锁存电流差信号转化为高低电平，同时在第二级电流锁存灵敏放大器的数据线上产生脉冲电流；

平衡电路，用于平衡所述数据线DL和DLB上的电平；

第二级电流锁存灵敏放大器，用于感应所述数据线DL和DLB上的电流差，并且将所述电流差进行放大，最后将输出放大到高低电平；

所述预充电电路和所述存储单元阵列分别连接于位线，所述第一级电流锁存灵敏放大器的一端连接于位线，所述第一级电流锁存灵敏放大器的数据线上DL和DLB上还连有所述平衡电路和所述第二级电流锁存灵敏放大器。

2.根据权利要求1所述的放大器，其特征在于，所述预充电电路包括两个PMOS晶体管P₁和P₂，所述晶体管P₁的源极连接于电源的+端，所述晶体管P₁的漏极连接于位线BL，所述晶体管P₂的源极连接于电源的+端，所述晶体管P₂的漏极连接于位线BLB，

预充电控制信号WE分别从所述晶体管P₁和P₂的栅端输入，

当所述预充电控制信号WE由高电平变为低电平时，所述预充电电路对位线BL和位线BLB充电，

当所述预充电控制信号WE由低电平变为高电平时，所述预充电电路停止对位线BL和位线BLB充电。

3.根据权利要求1所述的放大器，其特征在于，所述存储单元阵列中的存储单元是具有差分输入、输出的任意结构。

4.根据权利要求3所述的放大器，其特征在于，控制信号字线向所述存储单元阵列中的存储单元输入。

5.根据权利要求1所述的放大器，其特征在于，所述第一级电流锁存灵敏放大器还包括三个NMOS晶体管N₁、N₂和N₉，四个PMOS晶体管P₃、P₄、P₅和P₆，所述晶体管P₃的源极连接于位线BL，所述晶体管P₃的漏极连接于所述晶体管P₅的源极，所述晶体管P₄的源极连接于位线BLB，所述晶体管P₄的漏极连接于所述晶体管P₆的源极，所述晶体管P₃的栅极和所述晶体管P₄的栅极相连，所述晶体管P₅、P₆和N₁、N--₂之间交叉耦合连接，所述晶体管N₉的栅极连接于所述晶体管P₃的栅极与所述晶体管P₄的栅极之间，

所述晶体管N₉的源极连接于所述晶体管P₅的栅极，所述晶体管N₉的漏极连接于所述晶体管P₆的栅极，或者，

所述晶体管N₉的漏极连接于所述晶体管P₅的栅极，所述晶体管N₉的源极连接于所述晶体管P₆的栅极，

所述晶体管P₅的漏极连接于所述晶体管N₁的漏极，所述晶体管N₁的源极连接于所述数据线DL，所述晶体管P₆漏极连接于所述晶体管N₂的漏极，所述晶体管N₂的源极连接于所述数据线DLB，

读取控制信号CS分别从所述晶体管P₃、P₄和N₉的栅极输入，

在保持阶段，所述第一级电流锁存灵敏放大器关闭，

在读取阶段，读取控制信号CS由高电平变为低电平，晶体管P₃和P₄打开，位线上的电流差通过交叉耦合连接的所述四个晶体管P₃、P₄、P₅和P₆在所述晶体管N₁的漏极和N₂的漏极转化为大的电压差，所述晶体管N₁对所述数据线DL产生电流脉冲信号I₁，所述晶体管N₂对所述数据线DLB产生电流脉冲信号I₂，其中，I₁≠I₂。