[发明专利]光刻对准标记以及包含其的掩模板和半导体晶片

说明书

技术领域

本公开涉及半导体器件制造领域，特别是涉及光刻工艺中采用的对准标记以及该对准标记在掩模板和半导体晶片上的定位。

背景技术

光刻技术是大规模集成电路制造技术的基础，其很大程度上决定了集成电路的集成度。所谓光刻是通过曝光将掩模板上的图案转印到涂有光刻胶的晶片上，显影后掩模板上的图案出现在晶片上。

光刻工艺中至为关键的步骤是将掩模板与晶片对准。在集成电路的制造过程中，通常需要在晶片上曝光几层乃至几十层的掩模图案来形成完整的电路结构。在多次光刻中，除了第一次光刻之外，其余次光刻在曝光前都需要将用于该次光刻的掩模板与晶片上已曝光的第一层图案或者前一层或几层的图案精确对准。光刻的套准精度控制决定了集成电路的复杂度和功能密度。

目前，光刻技术中的对准方式主要有两种，即零位对准方式和划线槽对准方式。在零位对准方式中，诸如XPA(扩展主标记，extended primary mark)的对准标记通常只设置在晶片的第一层图案中，所有后续的层都与该第一层对准。零位对准标记通常形成在图案的边缘位置处。

然而，在具有多层电路结构的器件中，金属层或者钝化层通常会大大削弱零位对准标记的信号强度，使得难以进行精确对准。为了克服这一问题，现有技术中采用额外的光刻和刻蚀处理来露出对准标记区域。然而，这种额外的处理会增加工艺成本和处理时间，降低生产率。

划线槽对准方式是目前光刻技术中广为采用的一种对准方式。其中，诸如条形的SPM(划线槽主标记，scribe lane primary mark)的对准标记形成在每一层或者多个层的划线槽中。后一层图案可以与前一层或前几层中的对准标记对准。

然而，受光刻设备和工艺的限制，诸如SPM的划线槽对准标记通常尺寸固定，例如80μm。随着对晶片上的管芯总数(gross die)要求的不断提高，可能希望划线槽的尺寸小于80μm，例如仅为72μm，甚至为60μm。在这种情况下，通常的SPM对准标记无法容纳在小尺寸的划线槽中。

因此，需要一种能够应用于具有小尺寸划线槽的芯片且套准精度高的光刻对准技术。

发明内容

为了消除或者至少部分地减轻现有技术中的一些或全部上述问题，提出了本发明。

在本发明中，提出了一种新颖的光刻对准标记，其形成在晶片的多层图案边缘的标记区域中，并且将对准标记的栅条进行了进一步的精细划分，由此能够应用于具有小尺寸划线槽的芯片并实现精确的对准。

在本公开的第一方面中，提供了一种光刻对准标记，包括：沿第一方向相互平行设置的多个第一对准栅条；和沿与所述第一方向垂直的第二方向相互平行设置的多个第二对准栅条，其中，所述多个第一对准栅条中的每一个由预定个数的均匀间隔开的第一精细对准栅条构成，并且所述多个第二对准栅条中的每一个由所述预定个数的均匀间隔开的第二精细对准栅条构成。

在一个实施例中，所述预定个数为3个。

在一个实施例中，所述预定个数为2个。

在一个实施例中，所述预定个数为4个。

在一个实施例中，所述第一精细对准栅条的宽度与第一精细对准栅条间的间隔的宽度相等，并且所述第二精细对准栅条的宽度与第二精细对准栅条间的间隔的宽度相等。

在一个实施例中，所述第一对准栅条的宽度为8μm，并且所述第二对准栅条的宽度为8μm。

在一个实施例中，所述多个第一对准栅条均匀地间隔开，并且所述多个第二对准栅条均匀地间隔开。

在一个实施例中，所述第一对准栅条间的间隔与所述第二对准栅条间的间隔的宽度相等。

在一个实施例中，所述第一对准栅条间的间隔和所述第二对准栅条间的间隔的宽度均为8μm或者均为9.6μm。

在一个实施例中，所述第一对准栅条间的间隔与所述第二对准栅条间的间隔的宽度不等。

在一个实施例中，所述第一对准栅条间的间隔和所述第二对准栅条间的间隔两者之一的宽度为8μm，而另一个的宽度为9.6μm。

在一个实施例中，所述多个第一对准栅条分为两组，其中每一组中的第一对准栅条都均匀地间隔开，并且第一组第一对准栅条间的间隔与第二组第一对准栅条间的间隔的宽度不等。

在一个实施例中，所述第一组第一对准栅条间的间隔与第二组第一对准栅条间的间隔两者之一的宽度为8μm，而另一个的宽度为9.6μm。