[发明专利]集成电路及其制造方法

说明书

技术领域

本发明涉及一种集成电路的制造方法，且特别是涉及一种具有微机电结构的集成电路及其制造方法。

背景技术

微机电系统(Micro Electromechanical System，MEMS)技术的发展开辟了一个全新的技术领域和产业，其已被广泛地应用于各种具有电子与机械双重特性的微电子装置中，例如压力感应器、加速度传感器与微型麦克风等。

为降低微机电系统的制作成本，目前大多采用互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺来制作微机电系统，以整合微机电系统与其驱动电路的工艺。因此，如何创新或改良现有的CMOS与微机电系统的整合工艺，实为目前微机电系统产业的发展重点之一。

发明内容

有鉴于此，本发明的目的之一就是在于提供一种集成电路的制造方法，其可以单次工艺在基底上蚀刻出具有不同深度的图案。

本发明的另一目的就是在于提供一种集成电路，其包括微机电结构，且微机电结构与下方的基底之间具有不一致的距离。

本发明提出一种集成电路的制造方法，其先提供具有微机电系统区的基底，且基底的微机电系统区上方形成有第一内连线结构以及硬掩模层，其中硬掩模层是位于第一内连线结构上。接下来，以硬掩模层为掩模，进行各向异性蚀刻工艺，以移除硬掩模层所暴露出的部分第一内连线结构，进而形成微机电结构，其中微机电结构是暴露出微机电系统区的部分基底。之后，进行各向同性蚀刻，以移除微机电系统区的部分基底，而在微机电结构下方形成腔体。该腔体包括环状凹陷区以及中央区，且环状凹陷区环绕于中央区外围，而微机电结构悬于该腔体上方。

在本发明的实施例中，上述的各向异性蚀刻工艺例如是反应式离子蚀刻工艺。

在本发明的实施例中，在上述的各向异性蚀刻工艺中，例如是使用四氟甲烷及八氟环丁烷作为蚀刻气体。

在本发明的实施例中，上述的四氟甲烷及八氟环丁烷的流量比值为4。

在本发明的实施例中，在上述的各向异性蚀刻工艺中，例如是使用三氟甲烷或乙氟烷作为蚀刻气体。

在本发明的实施例中，上述的各向异性蚀刻工艺的工艺温度大于摄氏60度。

在本发明的实施例中，上述的各向异性蚀刻工艺的工艺压力介于50毫托至500毫托之间。

在本发明的实施例中，上述的各向异性蚀刻工艺的工艺功率介于300瓦至3000瓦。

在本发明的实施例中，在上述的各向同性蚀刻工艺中，例如是使用含氟气体作为蚀刻气体。举例来说，该含氟气体例如是六氟化硫、三氟化氮或四氟化甲烷。

在本发明的实施例中，在上述的各向同性蚀刻工艺中，例如是使用氦气或氮气作为稀释气体。

在本发明的实施例中，上述的各向同性蚀刻工艺的工艺温度介于摄氏-15度至5度之间。

在本发明的实施例中，上述的第一内连线结构包括依序交替堆叠的多层第一介电层以及多个第一导电图案，且上述的硬掩模层对应至这些第一导电图案而暴露出最上层的第一介电层的一部分。而上述的各向异性蚀刻工艺即是用以移除这些第一介电层的一部分。

在本发明的实施例中，在移除硬掩模层所暴露出的部分第一内连线结构之后，还包括移除硬掩模层。举例来说，硬掩模层例如是在上述各向异性蚀刻中被移除。

在本发明的实施例中，上述基底还具有逻辑电路区，且逻辑电路区上已形成有第二内连线结构，该第二内连线结构包括依序交替堆叠的多层第二介电层与多个第二导电图案以及至少一连接垫，其中该连接垫配置于这些第二导电图案上方，且最上层的第二介电层具有暴露出连接垫的至少一开口。上述的集成电路的制造方法还包括在形成各向异性蚀刻工艺前，先在第二内连线结构上形成光致抗蚀剂层，并且在进行上述的各向异性蚀刻工艺之后，移除该光致抗蚀剂层。

本发明还提出一种集成电路，其包括基底以及微机电结构。基底具有微机电系统区，且微机电系统区内具有腔体，而该腔体包括环状凹陷区以及中央区，其中环状凹陷区是围绕着中央区。微机电结构则是部分地悬浮在腔体的上方。

在本发明的实施例中，上述的环状凹陷区的深度与中央区的深度比值介于1.5至3.5。

在本发明的实施例中，上述的集成电路还包括第二内连线结构，且上述基底还具有逻辑电路区，而第二内连线结构是配置于逻辑电路区上。第二内连线结构并包括依序交替堆叠的多层第二介电层与多个第二导电图案以及至少一个连接垫，其中连接垫配置于这些第二导电图案上方，且最上层的第二介电层具有暴露出连接垫的至少一个开口。