[发明专利]制造阵列基板的方法

说明书

本申请要求享有于2010年11月2日提交的韩国专利申请10-2010-0108272的优先权，在此援引该专利申请作为参考。

技术领域

本发明涉及一种阵列基板，尤其涉及一种制造具有出色迁移率特性并能减小寄生电容的阵列基板的方法。

背景技术

随着社会已经坚定地步入信息时代，引入了具有外形薄、重量轻和能耗低等优异性能的平板显示装置。

在这些装置中，有源矩阵型液晶显示(LCD)装置由于具有高对比度和适于显示动态图像的特性，已取代阴极射线管(CRT)而广泛用于笔记本电脑、监视器、TV等。

另一方面，有机电致发光显示(OELD)装置也因其高亮度和低驱动电压而得到广泛使用。此外，因为OELD装置是自发光型，所以OELD装置能够实现高对比度、薄外形和快速响应时间。

LCD装置和OELD装置均需要在每个像素中设置薄膜晶体管(TFT)作为开关元件来控制像素开启和关闭的阵列基板。

图1是示出现有技术的阵列基板的一个像素区域的截面图。在图1中，在基板11上且在像素区域“P”内的将要形成TFT“Tr”的开关区域“TrA”中形成有栅极15。沿第一方向形成有与栅极15连接的栅线(未示出)。在栅极15和栅线上形成有栅绝缘层18。在栅极绝缘层18上且在开关区域“TrA”中形成有半导体层28，半导体层28包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26。在半导体层28上且在开关区域“TrA”中形成有源极36和漏极38。源极36与漏极38间隔开。沿第二方向形成有与源极36连接的数据线33。数据线33与栅线交叉以限定像素区域“P”。栅极15、栅绝缘层18、半导体层28、源极36和漏极38组成了TFT“Tr”。

形成有包括漏极接触孔45的钝化层42以覆盖TFT“Tr”。在钝化层42上，形成有通过漏极接触孔45与漏极38连接的像素电极50。在图1中，在数据线33的下方形成有分别由与欧姆接触层26和有源层22的材料相同的材料形成的第一图案27和第二图案23。

在TFT“Tr”的半导体层28中，本征非晶硅的有源层22具有厚度差。就是说，有源层22在欧姆接触层26的下方具有第一厚度“t1”，在中部处具有第二厚度“t2”。第一厚度“t1”与第二厚度“t2”不同(t1≠t2)。有源层22中的厚度差降低了TFT“Tr”的特性。有源层22中的厚度差源于以下参照图2A至图2E解释的制造工艺。

图2A至图2E是表示现有技术的阵列基板的制造工艺的截面图。为了便于解释，没有示出有源层的下方的栅极和栅绝缘层。

在图2A中，在基板11上依次形成本征非晶硅层20、掺杂非晶硅层24和金属层30。然后，通过涂布光刻胶(PR)材料在金属层30上形成光刻胶(PR)层(未示出)。使用曝光掩模将PR层曝光并显影，从而形成具有第三厚度的第一PR图案91以及具有比第三厚度小的第四厚度的第二PR图案92。第一PR图案91覆盖金属层30的形成有源极和漏极的部分，第二PR图案92覆盖源极和漏极之间的空间。第一PR图案91位于第二PR图案92的两边。金属层30的其他部分暴露。

在图2B中，使用第一图案91和第二PR图案92作为蚀刻掩模来蚀刻暴露的金属层30(图2A)以及暴露的金属层30的下方的掺杂非晶硅层24(图2A)和本征非晶硅层20(图2A)。结果，在基板11上形成有源层22、掺杂非晶硅图案25和源极-漏极图案31。

在图2C中，在第一图案91和第二PR图案92(图2B)上进行灰化工艺，从而去除具有第四厚度的第二PR图案92。第一PR图案91被部分去除，从而在源极-漏极图案31上形成具有比第一PR图案91的厚度小的厚度的第三PR图案93。通过去除第二PR图案92暴露源极-漏极图案31的中部部分。

在图2D中，将源极-漏极图案31(图2C)的暴露的中部部分蚀刻，从而形成彼此隔开的源极36和漏极38。结果，通过源极36和漏极38暴露掺杂非晶硅图案25的中部部分。

在图2E中，在掺杂非晶硅图案25(图2D)上进行干法蚀刻工艺，从而去除掺杂非晶硅图案25。结果，在源极36和漏极38的下方形成欧姆接触层26。