[发明专利]定义深沟槽用的硬掩模层的图案化方法

说明书

技术领域

本发明涉及一种集成电路工艺，且特别是涉及一种定义深沟槽用的硬掩模层的图案化方法。

背景技术

为节省电路面积，集成电路工艺中常有将元件形成在基底中的深沟槽中的作法。例如，嵌入式随机存取存储器(DRAM)存储单元的电容器即可形成在基底中的深沟槽中。

由于深沟槽的深度很大，故通常须以硬掩模层定义。此种硬掩模层的材料通常为氮化硅，其图案化所用的蚀刻气体含有氟碳氢化合物，如CHF₃、CH₂F₂等。然而，使用此种蚀刻气体蚀刻硬掩模层时，反应腔壁会有严重的聚合物沉积问题，使反应腔室须经常保养。

发明内容

因此，本发明提供一种定义深沟槽用的硬掩模层的图案化方法。

本发明的定义深沟槽用的硬掩模层的图案化方法的步骤如下。首先提供基底，其上已形成有隔离结构，再于此该基底上形成硬掩模层。接着于硬掩模层上形成图案化光致抗蚀剂层，其中有深沟槽开口图案位于隔离结构上方。然后以图案化光致抗蚀剂层为掩模，使用不含氢元素的蚀刻气体蚀刻硬掩模层，以将深沟槽开口图案转移至硬掩模层。

在一些实施例中，硬掩模层的材料包括硅化合物。此种硬掩模层的蚀刻气体可包括全氟碳化物，且可还包括氩气及氧气。上述全氟碳化物可选自由四氟化碳(CF₄)、全氟丁烯(C₄F₈)及全氟戊炔(C₅F₈)所组成的族群。上述硅化合物可包括氮化硅。上述硬掩模层可包括第一氮化硅层、第一氮化硅层上的氧化硅缓冲层，以及氧化硅缓冲层上的第二氮化硅层。

采用本发明的定义深沟槽用的硬掩模层的图案化方法时，由于蚀刻气体不含氢元素，故聚合物的形成可大幅减少，而可减少反应腔室的保养频率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1～2为本发明实施例的定义深沟槽用的硬掩模层的图案化方法的剖面示意图。

图3～4为本发明实施例的后续形成深沟槽的步骤的剖面示意图。

图5为本发明实施例的后续形成DRAM存储单元的步骤的剖面示意图。

附图标记说明

100：基底                   102：隔离结构

103：垫氧化层               104：硬掩模层

106、110：氮化硅层          108：氧化硅缓冲层

116：底抗反射层             118：图案化光致抗蚀剂层

120、130：深沟槽开口图案    132：深沟槽

136：绝缘层                 138：外电极

140：介电层                 144：内电极

148：深阱区                 150：绝缘层

152：字线                   154：源/漏极区

156：自对准金属硅化物层     158a：接触窗、共用接触窗

158b：共用接触窗

具体实施方式

下文所述的实施例是用以进一步说明本发明，其并非用以限定本发明的范围。

图1～2为本发明实施例的定义深沟槽用的硬掩模层的图案化方法的剖面示意图。

请参照图1，首先提供基底100，其上已形成有隔离结构102，以及在隔离结构102的工艺之后余留下来的垫氧化层103。基底100例如为单晶硅基底。隔离结构102例如为浅沟槽隔离(STI)结构，其材料例如是以化学气相沉积法(CVD)形成的氧化硅。接着于基底100上形成硬掩模层104，其覆盖隔离结构102及垫氧化层103。硬掩模层104可包括第一氮化硅层106、第一氮化硅层106上的氧化硅缓冲层108，以及氧化硅缓冲层108上的第二氮化硅层110。第一氮化硅层106与第二氮化硅层110厚度可大致相同，例如为1300～1700埃，氧化硅缓冲层108的厚度例如为100～300埃。该硬掩模层104亦可仅含单一氮化硅层。

接着于硬掩模层104上形成底抗反射层(BARC)116与图案化光致抗蚀剂层118，其中图案化光致抗蚀剂层118中有深沟槽开口图案120位于隔离结构102上方。图案化光致抗蚀剂层118的厚度例如为3900～4500埃。