[发明专利]一种蚀刻槽循环管路装置

说明书

技术领域

本发明涉及一种半导体制造工艺中湿法蚀刻装置，特别涉及半导体制造工艺中湿法蚀刻所使用的蚀刻槽循环管路。

背景技术

人类研究半导体器件已经超过125年。根据摩尔定律，一块芯片上的晶体管数量大约每隔一年翻一番（后来在1975年被修正为每18个月翻一番）。从以前的微米时代，到现在的纳米时代，半导体集成电路的最小线宽以每年13%的速度缩小。特别是最近几年，半导体技术更是发生了翻天覆地的变化。而其中，半导体的隔离技术也经历了巨大发展。

半导体的两个基本隔离技术是：通过硅的局部氧化（LOCOS，Local Oxidation of Silicon）隔离实现的局部场隔离和浅槽隔离（STI, Shallow Trench Isolation）。以前当半导体制造技术在0.25微米以上线宽的时候，用的隔离工艺是LOCOS工艺，这一工艺于20世纪70年代早期研发成功，直到上世纪90年代末还在使用。而当半导体制造技术在0.25微米以下线宽，特别是进入纳米时代之后，由于LOCOS存在着严重的鸟嘴等一系列难以克服的技术难题，STI技术就完全代替了LOCOS技术。从此STI技术也就是浅槽隔离技术登上了历史的舞台，为半导体的发展发挥出了巨大的贡献。

半导体进入纳米时代之后，浅槽隔离中的热氧化物的厚度也会随着线宽的减小而越来越薄,在90纳米的工艺中热氧化物的厚度仅仅只有100埃。因此随之而来的问题是，由于在形成热氧化层的时候，由于硅和氧的不完全反映，在硅和二氧化硅的界面会生成SiO（一氧化硅）的气态不稳定物质，由于氧化层的厚度太薄，这种不稳定的物质会在高温的情况下，从氧化层中爆出，导致在浅槽隔离中形成热氧化层的缺陷。通过缺陷检测机器检测这种缺陷，发现每片晶片上都出现了10到50颗不等的STI拐角处有类似爆炸开的缺陷，我们称这种浅槽隔离中的氧化层缺陷为STI  AA damage（有源区域损伤）缺陷。这种氧化层缺陷严重地破坏了器件的隔离槽，通过检测产品的良率，发现产品因此而蒙受2.0%到10.0%的良率损失。

随着半导体技术的发展，关键尺寸越来越小，STI(浅沟槽隔离)薄膜淀积制程难度增加，为了使薄膜能更好的淀积进入沟道里，一般会蚀刻有源区域顶部氮化硅和二氧化硅层的侧壁，扩大沟道顶部的尺寸，这种蚀刻用氢氟酸和乙二醇的混合溶液作为蚀刻液，在制程过程中，由于蚀刻液的循环管路中只有一个过滤器，蚀刻液的流速只能限制在一定的程度，这样，造成晶片局部，特别是图形密集的区域，反应副产物不能及时转移出去，会慢慢沉积到沟道中，形成残留物缺陷，这种残留物不易被后续的制程去除，最终导致良率的损失。

本发明提出的蚀刻槽循环管路是在氢氟酸和乙二醇酸槽的循环管路中增加过滤器， 变成多个过滤器，增加酸液的流速，加快副产物的转移，减少残留物缺陷的形成。

发明内容

鉴于上述问题，本发明的目的在于提供一种蚀刻槽循环管路，把晶片在浸泡式湿法清洗机台中进行浅沟槽隔离（STI）形成之前的有源区（AA）顶部氮化硅和二氧化硅层的侧壁蚀刻制程， 蚀刻步骤在氢氟酸和乙二醇的的酸槽中进行，通过对酸槽循环管路的改造，有效增加酸液的流速，减少残留物缺陷的产生。非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。

本发明提出的一种蚀刻槽循环管路装置，其包括蚀刻槽内槽，蚀刻槽外槽，泵，加热器和过滤器，蚀刻槽外槽底部管路与泵相连接后，依次连接加热器和过滤器，再连接蚀刻槽内槽，形成循环管路，其特征在于，所述过滤器数量为2只以上，通过并联的方式连接。酸液的循环是外槽的酸液通过泵的压力进入循环管路，经过加热器，分成三支管路，分别经过过滤器，再通过内槽底部的管路出口进入内槽，内槽的酸液通过溢流的方式流到外槽。由于过滤器增加到三个，管路可以承受更大的压力，酸液的流速会增加到原来的2～3倍。

本发明提出的一种蚀刻槽循环管路装置，通过对酸槽循环管路的改造，增加过滤器，并且从不同的管路出口出来，这样，整个管路可以承受更大的压力，整体酸液的流速会增加到原来的2～3倍，并且酸槽内部酸液的流速会相对更均匀，有效增加酸液的流速，减少残留物缺陷的产生。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。