[发明专利]通过随机存取存储器芯片地址引脚检测缺陷的测试方法

说明书

技术领域

本发明涉及一种随机存取存储器(RAM)芯片的测试方法。具体地，涉及一种随机存取存储器芯片布线中有关地址总线引脚中诸如短路或断路的缺陷检测的测试方法。

背景技术

作为断电以后不能保存其上所存储的数据的易失性存储器，RAM存储器芯片广泛地用于电子控制和计算机领域。

在RAM存储器芯片成品出厂之前都要进行检测。传统的RAM测试方法通常检测RAM芯片中的存储单元的数据存取中是否存在缺陷，这包括RAM芯片数据引脚之间的短路或断路缺陷。

图1是检测中测试CPU和被测试的RAM芯片之间的并行总线的典型电路。其中，Ax表示地址总线的每个引脚，CPU侧的地址总线A0、A1、A2......依次与RAM芯片侧的地址总线A0、A1、A2......对应地连接在一起。

图2是按照传统的RAM芯片检测方法的流程图。以256字节RAM存储器为例进行说明。

在步骤S20，将被检测的RAM存储单元的当前地址初始地设置为00000000b，继续下一步骤S21。

在步骤S21，将RAM存储单元的当前地址中的数据保存在临时寄存器R中，继续下一步骤S22。

在步骤S22，将数据0x55写入当前地址的存储单元中，继续下一步骤S23。

在步骤S23，校验写入当前地址的存储单元中的数据是否为0x55，即读出当前地址中的数据并与0x55进行比较，若比较结果为相同，则认为当前地址的存储单元的写入0x55的检验操作通过，接着进行步骤S24；若比较结果为不同，则认为当前地址的存储单元的写入0x55的检验操作失败。

在步骤S24，将数据0xAA写入当前地址的存储单元中，继续下一步骤S25。

在步骤S25，校验写入当前地址的存储单元中的数据是否为0xAA，即读出当前地址中的数据并与0XAA进行比较，若比较结果为相同，则认为当前地址的存储单元的写入0xAA的检验操作通过，进行步骤S26；若比较结果为不同，则认为当前地址的存储单元的写入0xAA的检验操作失败。

在步骤S26，将临时寄存器R中的数据写回到当前地址的存储单元中，进行步骤S27。

在步骤S27，判断地址是否等于11111111b，若地址等于11111111b，则结束测试；若地址不等于11111111b，则当前地址加1，返回步骤S21，重复步骤S21-S27。

上述传统的RAM测试方法通过向256字节RAM存储器芯片的每个存储单元写入01010101或10101010并将从每个存储单元读取的所写入的数据与01010101或10101010进行比较来校验每个存储单元的存取是否正确。下面示出的是传统的RAM测试方法的算法举例。

传统RAM测试方法的算法伪代码如下：

可以看出，在上述传统算法中，逐个存储单元地进行测试。但是上述传统的RAM测试方法没有考虑RAM芯片地址总线中的短路或断路的可能性，而是假定RAM芯片地址总线是正常工作的，地址总线上不存在短路或断路。因而传统的RAM测试方法不能检测出RAM芯片地址引脚之间的短路和断路。

实际上，RAM芯片地址引脚之间的短路和断路是常见的缺陷，其发生的概率和RAM芯片数据引脚之间的短路或断路缺陷的概率并没有实质性的差别。因此上述传统检测方法的明显缺陷是：即使RAM芯片地址引脚之间存在短路或断路时，RAM存储器芯片仍然能够通过传统检测方法的检测。下面进行详细说明。

图3是RAM测试检测中CPU和被测试的RAM芯片之间的并行地址总线存在连接缺陷的情况，其中被测试的RAM芯片侧的地址总线之间存在短路的故障。

参见图3，例如，RAM芯片地址引脚A0和A1之间存在短路。由于RAM芯片的地址引脚A0和A1之间短路，具有相同的电压电平，因此，无论CPU侧的地址引脚A0和A1的电压如何，按照传统的RAM芯片检测方法，地址为xxxxxx01b和xxxxxx10b的存储单元实际上永远不会被测试到。换句话说，当CPU侧对地址为xxxxxx01b或xxxxxx10b的存储单元进行测试时，实际上等同于地址为xxxxxx00b和xxxxxx11b的存储单元在被进行测试，其中根据具体的电特性来决定是等同于地址为xxxxxx00b的存储单元在被进行测试还是等同于地址为xxxxxx11b的存储单元在被进行测试。因此在这种情况下，RAM测试总是会通过，而不会检测出RAM芯片的地址引脚A0和A1之间短路故障。