[发明专利]一种应变硅NMOS器件的制造方法

说明书

技术领域

本发明涉及一种集成电路工艺制造技术，尤其涉及一种提高NMOS器件性能的应变硅NMOS器件的制造方法。

背景技术

近年来，电子消费品、通讯业的爆炸式发展使得高速、低功耗的处理器芯片在市场上有着极为广大的需求，进一步提升晶体管的工作速度成为当务之急。直到最近为止，提高MOS器件速度的方法都在于减小沟道长度以及栅介质层的厚度，然而在小于100nm的沟道长度情况下，器件进一步缩小受到了物理极限以及设备成本的限制。随着工艺逐步进入90nm、65nm甚至是45nm时代，栅氧厚度和栅极长度的减小趋势都已经逐步放缓。这是因为，如果栅氧厚度进一步变短、变薄，即使栅上并未施加电压，也将会有更多泄漏电流通过栅极；而且，对于芯片制造厂商来说，不断减小晶体管面积也使得设备成本逐渐攀升，难以接受。随着硅器件的尺寸缩小面对越来越多成本和技术的挑战，微电子工业界开始寻找其他方式以继续提高CMOS器件性能。其中，提升载流子迁移率被视为提高器件工作速度最佳的替代方案之一。

应变硅是一种通过多种不同的物理方法拉伸或是压缩硅晶格来达到提高MOS晶体管载流子迁移率以至提高晶体管性能而不用减小晶体管面积的技术，以提高沟道中电荷载流子的迁移率(NMOS中的电子和PMOS中的空穴)，这种方法的附加收益是可以降低源/漏的串联电阻。压缩应变产生于PMOS晶体管，通常应用外延生长SiGe源/漏与/或在栅上使用一个压缩应变氮化物层。NMOS晶体管中使用了应力记忆技术(SMT：Stress Memorization Technique)。

现有技术中利用应变硅改善MOS晶体管性能，通常采用离子注入的方法，将碳注入到半导体衬底的源漏区中，然后经过1000℃以上的高温退火，使之变成碳化硅(SiC)，碳化硅在所述半导体衬底中产生应力作用。然而，利用离子注入将碳注入量不易控制，且高温退火工艺对半导体器件会产生不良的影响，降低半导体器件的性能。

此外，常见的应力改善MOS晶体管还包括应力记忆技术，所述应力记忆技术主要增加了三步工艺步骤：1、淀积氮化硅材质的应力层薄膜顶盖层(capping layer)引入应力；2、高温快速退火(Spike)将应力记忆在器件中；3刻蚀去除应力层薄膜。该技术将会对NMOS器件和PMOS器件增加垂直沟道平面方向的拉伸应力以及沟道平行方向的压缩应力。这种SMT引入压缩应力在提高NMOS迁移率的同时，却会降低PMOS的迁移率，进而降低了PMOS的性能。为了降低SMT对PMOS的影响，需要增加退火或是紫外线照射修复(UV Cure)的步骤，这不但增加了一次高温热过程，同时使工艺更加复杂，制造成本增加。

发明内容

本发明的目的是提供了一种应变硅NMOS器件的制造方法，以提高NMOS器件性能，降低了制造成本，同时有利于NMOS器件的散热，降低功耗。

为解决上述问题，本发明提供一种应变硅NMOS器件的制造方法，其特征在于，包括：提供一半导体基底，所述半导体基底上具有栅极；在所述栅极侧壁上形成边墙，以保护所述栅极；在所述栅极两侧的半导体基底中刻蚀形成源极凹槽和漏极凹槽；沉积掺碳氧化硅直至填充所述源极凹槽和漏极凹槽；去除所述源极凹槽和漏极凹槽外的掺碳氧化硅；在所述半导体基底和所述栅极上沉积应力层。

进一步的，所述掺碳氧化硅采用离子增强化学气相沉积工艺沉积形成。

进一步的，沉积所述掺碳氧化硅的工艺温度是300℃～400℃，反应气体为硅烷，甲烷和氧气。

进一步的，所述应力层的材质为氮化硅。

进一步的，所述应力层采用离子增强化学气相沉积工艺生成。

进一步的，形成所述应力层的工艺温度是250℃～400℃，反应气体为硅烷和氨气。

进一步的，所述应力层的厚度为30nm～70nm。

进一步的，所述应力层具有张应力，所述张应力大于1.2GPa。

进一步的，去除所述源极凹槽和漏极凹槽外的掺碳氧化硅采用RIE干法刻蚀去除。

进一步的，源极凹槽和漏极凹槽深度为500nm～550nm。