[发明专利]一种低寄生电容的双向SCR静电放电保护结构

说明书

技术领域

本发明属于电子技术领域，涉及半导体集成电路芯片的ESD保护电路设计技术，尤其涉及一种SCR结构的ESD保护电路结构。

背景技术

ESD是直接接触或静电场感应引起的两个不同静电势的物体之间静电荷的传输。当ESD现象发生时，会产生一个上升时间很短(约100ps～10ns)、峰值电流很大的电流脉冲，并会伴随几百微焦耳能量。当ESD脉冲出现在集成电路(Integrated Circuit，简称IC)产品的输入输出端(Input and Output，简称I/O)时，造成内部电路的栅氧化层击穿或pn结热击穿，最终导致集成电路产品的失效。通常栅氧化层的击穿电压要低于pn结的热击穿电压，所以CMOS集成电路越来越薄的栅氧化层已成为整个芯片中最容易发生ESD损伤的区域。

对ESD损伤的防护手段可以分为两个方面：一方面是外部因素，即改善器件和电路的生产、工作、存储环境和规范；另一方面是内部因素，即提高片内ESD保护电路的性能，这方面也是目前提高集成电路抗ESD性能的主要手段。在ESD防护设计中，二极管、三极管、MOS管和SCR通常提供ESD保护电路中关键的ESD电流泄放路径，其中SCR结构具有很小的维持电压，很小的导通内阻，因此SCR结构的ESD保护电路具有很强的ESD电流泄放能力，也就是SCR结构的ESD保护电路，单位面积的ESD防护效率很高。

射频信号的频率很高，对ESD保护电路的寄生电容很敏感，过大的ESD保护电路的寄生电容不仅会降低射频电路的性能，还可能误触发ESD保护电路，因此SCR结构的ESD保护电路脱颖而出，在提供很好的ESD保护的同时它的寄生电容也能满足射频信号的要求。

图1所示是一种变形的SCR结构，称为低触发的SCR(Low-Voltage Trigger SCR，LVTSCR)，图2是它的等效电路图。阳极(30)一般连接信号端口，阴极(31)一般连接被保护集成电路的地线，在正向ESD脉冲下，LVTSCR器件中的第二N+注入区(26)、第三N+注入区(27)和第二P+注入区(29)组成的NMOS的源漏区会发生击穿，触发横向的NPN晶体管(NW/PW/N+)，进而触发垂直方向的PNP晶体管(P+/NW/P-sub)，这两个晶体管形成正反馈，提供一条低阻通路，泄放ESD电流。在负向ESD脉冲下，SCR器件利用寄生的NW/P-sub二极管泄放ESD电流。但是如果阳极(30)的信号为负压，就会形成阳极(30)到阴极(31)的倒灌，影响被保护集成电路的正常工作。如果阳极(30)的信号频率很高，LVTSCR保护器件的寄生电容较大，可能会误触发ESD保护电路，不便应用于射频电路，另一方面，LVTSCR的触发电压不对称，难以应用于混合电压接口电路的ESD防护。

发明内容

通过本发明的实施方式可以解决上述提到的问题，本发明中，公开了一种低寄生电容的双向SCR静电放电保护结构，该静电放电保护结构包括了一种基于CMOS工艺的NPNPN型双向SCR器件，该双向SCR器件连接于射频信号端口和地之间，能够对信号端口提供对称的、可调的、低触发电压的ESD防护，并且可以接收负压信号。调节NMOS的器件类型和宽度能够得到合适的触发电压，该双向SCR器件的ESD防护能力取决于它的长度。

如图3，图4所示，所述SCR包括P型衬底(1)内设有深N阱(2)，深N阱(2)上设有P阱，P阱包括对称的第一P阱(5a)和第二P阱(5b)，第三P阱(7)和第四P阱(8)，其中第一P阱(5a)和第二P阱(5b)位于外侧，第三P阱(7)和第四P阱(8)位于内侧，P阱侧面注有与P阱结深相同的N阱，其中第一P阱(5a)和第三P阱(7)间是第一N阱(6a)，第二P阱(5b)和第四P阱(8)间是第二N阱(6b)，第三P阱(7)和第四P阱(8)间是第三N阱(6c)，为了隔离P型衬底(1)和深N阱(2)内的P阱，在P型衬底(1)和深N阱(2)间设置环形N阱(4)，环形N阱(4)外侧设有环形P阱(3)；