[发明专利]减少窄沟道效应的工艺方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种减少窄沟道效应的工艺方法。

背景技术

为了获得更高的工作速度和集成度，晶体管的结构和尺寸不断地向微型化发展，一定面积的芯片上集成的晶体管数量越来越多，以满足人们不断增长的需求。但随着晶体管尺寸的减小，可能会导致器件性能发生变化，以至于影响到小尺寸器件的设计和使用。在使用浅沟槽隔离(STI)工艺的平台中，有源区被浅沟槽隔离氧化层隔离，在晶体管的俯视图的二维平面上，从源区到漏区间的沟道电流方向为沟道区的长度方向，和该长度方向垂直的方向为沟道区的宽度方向为横向。在横向的两端，沟道区和浅沟槽隔离相邻接，在邻接处的沟道区，不仅受到上方的栅极作用，还受到沿横向方向覆盖在隔离氧化层上的栅极的作用，使得在同样的栅极偏压下，沟道区在横向上与浅沟槽隔离相邻接的两端能带弯曲程度更高，更易反型，在横向宽度比沟道耗尽区宽度即沟道长度大时，表现为沟道开启前存在较大的漏电流。随着晶体管宽度的减小，当横向宽度与沟道耗尽区宽度可比拟时，隔离氧化层上的栅极对沟道的影响将不可忽视，此时晶体管的阈值电压将低于宽沟道器件，这种现象叫做窄沟道效应。器件性能随尺寸的漂移会限制器件尺寸的缩小化，不利于进一步提高芯片集成度。

发明内容

本发明所要解决的技术问题是提供一种减少窄沟道效应的工艺方法，能屏蔽浅沟槽隔离上的栅极对晶体管的沟道区的影响，从而能解决窄沟道效应造成的漏电流增大和阈值电压减小的问题。

为解决上述技术问题，本发明提供一种减少窄沟道效应的工艺方法，在制作浅沟槽隔离时包括如下步骤：

步骤一、在衬底上刻蚀出浅槽。

步骤二、在所述浅槽中依次淀积底部隔离介质、掺杂多晶硅和顶部隔离介质，所述底部隔离介质、所述掺杂多晶硅和所述顶部隔离介质将所述浅槽完全填充。

步骤三、刻蚀部分所述掺杂多晶硅。

步骤四、淀积第三隔离介质，所述第三隔离介质将被刻蚀掉的部分所述掺杂多晶硅的位置完全填充并最后形成所述浅沟槽隔离，剩余的部分所述掺杂多晶硅被埋于所述浅沟槽隔离内部。

步骤五、形成金属接触将所述掺杂多晶硅从所述浅沟槽隔离内部引出并与晶体管的源极和背栅的金属接触短接并都保持接地电位。

进一步的改进是，步骤一中所述浅槽深度约0.3μm～0.5μm。

进一步的改进是，步骤二中所述底部隔离介质和所述顶部隔离介质都为氧化硅，所述底部隔离介质的厚度不低于所述浅槽深度的1/3、所述顶部隔离介质的厚度不低于所述浅槽深度的1/3。

进一步的改进是，步骤二中所述掺杂多晶硅的掺杂P型杂质，杂质体浓度为1.0E18cm^-3～1.0E21cm^-3。所述掺杂多晶硅的掺杂杂质为硼。

进一步的改进是，步骤二中所述掺杂多晶硅的掺杂N型杂质，杂质体浓度为1.0E18cm^-3～1.0E21cm^-3。所述掺杂多晶硅的掺杂杂质为磷或砷。

进一步的改进是，步骤三中所述刻蚀的深度不超过所述顶部隔离介质的厚度。

进一步的改进是，步骤五中所述掺杂多晶硅的金属接触是穿过所述顶部隔离介质和所述掺杂多晶硅相接触。

本发明方法通过在制作浅沟槽隔离时，在浅沟槽隔离内部形成一掺杂多晶硅，并将该掺杂多晶硅用金属接触引出并和源极和背栅极短接并接地，这样就能够屏蔽浅沟槽隔离上的栅极对晶体管的沟道区的影响，从而能解决窄沟道效应造成的漏电流增大和阈值电压减小的问题。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例方法流程图；

图2-图6是本发明实施例方法的各步骤中的器件结构示意图。

具体实施方式

如图1所示，是本发明实施例方法流程图；如图2至图6所示是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例减少窄沟道效应的工艺方法包括如下步骤：

步骤一、如图2所示，在衬底1上刻蚀出浅槽。所述浅槽深度约0.3μm～0.5μm。