[发明专利]一种MOSFET器件LDD结构的定性分析方法

说明书

技术领域

本发明涉及一种MOSFET器件LDD结构的定性分析方法。

背景技术

金属-氧化层-半导体-场效晶体管，(Metal-Oxide-Semiconductor Field-Effect transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”的极性不同，可分为N型和P型的MOSFET，通常又称为NMOSFET与PMOSFET，其他简称还包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。

过去数十年来，MOSFET的尺寸不断地变小。早期的积体电路MOSFET制程里，通道长度约在几个微米的等级，但是到了今日的积体电路制程，这个参数已经缩小了几十倍甚至超过一百倍。90nm产品、65nm产品、45nm产品的量产，充分说明了MOSFET器件尺寸微缩的速度。器件尺寸的微缩固然增加了集成度，降低了成本，但是另一方面也带来了负面效应-短沟道效应(short-channel effects)：即沟道长度减小到一定程度后，源极、漏极的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阀值电压减小。同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阀值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时，阀值电压增加变得十分显著。短沟道器件阀值电压对沟道长度的变化非常敏感。

为降低这种二级物理效应的影响，实现短沟道器件，要在器件结构上加以改进。一方面设法降低沟道电场，尤其是漏端电场；另一方面要消除PN结之间、器件之间的相互作用。因此出现了轻掺杂漏MOS结构(LDD)。

轻掺杂漏区(Lightly Doped Drain，LDD)结构，是MOSFET为了减弱漏区电场，以改进热电子退化效应等一系列的短沟道效应所采取的一种结构，如附图1所示，其中衬底为P型衬底1，轻掺杂漏区为n-轻掺杂漏区2。即沟道中靠近漏极的附近设置一个低掺杂的漏区，让该低掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应。实际上，现在这种结构已经成为了大规模结成电路中MOSFET的基本结构。

我们知道采用不同的掺杂工艺，通过扩散作用，将P型半导体与N型半导体制作在同一块半导体(通常是硅或锗)基片上，在它们的交界面就形成空间电荷区称PN结。由于掺杂类型和掺杂浓度存在差异，PN结存在一个杂质浓度的过渡界面，即我们说的“结”(Junction)，而它的深度我们称之为“结深”(Junction Depth)。在工艺过程中如果我们想对MOSFET器件是否采用了LDD结构进行定性分析，就要借助一定的技术手段来获取LDD“结深”信息。因此如何对MOSFET器件是否采用了LDD结构进行定性分析，成为该技术领域亟待解决的问题。

发明内容

为解决如何对MOSFET器件是否采用了LDD结构进行定性分析的问题，本发明提供以下技术方案：

一种MOSFET器件LDD结构的定性分析方法，包括以下步骤：

A、按体积比HF∶HNO₃∶冰醋酸＝1∶2∶10比例进行MOSFET器件的源极、漏极、LDD等结构的染色液配制；

B、将待测MOSFET器件浸泡入染色液中5秒钟后取出；

C、使用场发射扫描电子显微镜进行截面观察MOSFET器件的源极、漏极、LDD等掺杂结构区，拍下扫描电子显微镜扫描的照片，并测量相关掺杂结构的结深；

D、作该待测MOSFET器件是否采用了LDD结构的定性判断。

作为本发明的一种优选方案，所述步骤A中的HF浓度为49％，HNO₃浓度为97％。

作为本发明的另一种优选方案，所述步骤B中的待测MOSFET器件为金相切片好的样品或者手工裂片的样品。

本发明有如下优点：通过该种针对MOSFET器件的源极、漏极、LDD等掺杂结构区的PN结染色液配方，以后再进行该同种MOSFET器件的源极、漏极、LDD等掺杂结构结深确认，只需使用得出的最佳经验值来获取即可，既快速又经济，所有掺杂结构的结深可以在一张图片中获得，可快速作出对MOSFET器件是否采用了LDD结构的定性判断。

附图说明

图1MOSFET器件轻掺杂漏区结构；

图2扫描电子显微镜拍摄的染色后MOSFET器件轻掺杂漏区结构图。

图中标号为：

1-P型衬底    2-n-轻掺杂漏区