[发明专利]嵌入BCD工艺的EEPROM核结构及其形成方法

说明书

技术领域

本发明涉及半导体器件以及半导体工艺技术领域，尤其涉及一种嵌入BCD工艺的EEPROM核结构及其形成方法。

背景技术

BCD工艺是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极型晶体管(Bipolar)、互补型金属氧化物场效应晶体管(CMOS)和双重扩散金属氧化物场效应晶体管(DMOS)器件，简称为BCD工艺。由于BCD工艺综合了以上三种器件各自的优点，这使BCD工艺受到越来越多的关注。

使用BCD工艺形成的片上系统(SOC)等产品可以应用于汽车电子、电源管理等方面，在此类应用中，往往需要在产品中集成电可擦可编程只读存储器(EEPROM)，但是传统的BCD工艺和EEPROM形成工艺都比较复杂，如何在BCD工艺中嵌入EEPROM，以及如何优化工艺使其工艺简单化是近年来的热门研究领域。

传统的EEPROM核结构(bit cell)主要包括两个管子：其中一个是高压(例如15V)NMOS晶体管作为选择管，另一个是带有浮栅的存储管。由于高压NMOS晶体管和存储管的形成过程比较复杂，以包括3.3V低压CMOS晶体管、15V高压CMOS晶体管和存储管的产品为例(包括三层金属层)，那么光刻层次要多于23层。而常规的BCD工艺也很复杂，包括低压CMOS晶体管、中、高压LDNMOS晶体管、双极型晶体管、电阻、电容等器件，BCD工艺(包括两层金属层)的基本光刻层次多于21层。因此，如果简单地将传统的EERPOM核结构的形成工艺嵌入到BCD工艺中，其工艺流程将会变得过于复杂而失去工业化生产的意义。

发明内容

本发明要解决的技术问题是提供一种嵌入BCD工艺的EEPROM核结构及其形成方法，降低工艺复杂度。

为解决上述技术问题，本发明提供了嵌入BCD工艺的EEPROM核结构，包括相串联的选择管和存储管，所述选择管为LDNMOS晶体管。

可选地，所述存储管的浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管的有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。

可选地，所述LDNMOS晶体管(横向扩散N型金属氧化物场效应晶体管)的源区和所述存储管的漏区相邻接。

可选地，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述存储管的隧道注入层位于所述第三边下方的存储管有源区中。

可选地，所述存储管的隧穿介质层位于所述第三边下方、位于所述隧道注入层上方，所述第四边下方具有隔离介质层，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。

本发明还提供了一种嵌入BCD工艺的EEPROM核结构的形成方法，包括：

提供半导体衬底，在所述半导体衬底中形成N阱、有源区和P阱，所述有源区包括位于所述N阱中的选择管有源区和位于所述P阱中的存储管有源区；

对所述存储管有源区进行隧道离子注入，在所述存储管有源区中形成隧道注入层；

在所述选择管有源区上形成选择管栅介质层，在所述隧道注入层上形成存储管的隧穿介质层；

在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅；

在所述存储管的浮栅上依次形成浮栅介质层和控制栅，其中浮栅介质层覆盖所述浮栅，控制栅覆盖所述浮栅介质层；

在所述选择管栅极两侧的选择管有源区中形成选择管的源区和漏区，在所述控制栅两侧的存储管有源区中形成存储管的源区和漏区，其中，选择管为LDNMOS晶体管。

可选地，在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅包括：形成第一多晶硅层，并对其进行刻蚀以形成所述选择管栅极和浮栅，所述浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。

可选地，所述选择管的源区和所述存储管的漏区相邻接。

可选地，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述第三边覆盖所述存储管的隧道注入层。

可选地，所述存储管的隧穿介质层位于所述第三边下方、位于所述隧道注入层上方，所述第四边下方具有隔离介质层，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。