[发明专利]嵌入BCD工艺的EEPROM核结构及其形成方法

权利要求书

1.一种嵌入BCD工艺的EEPROM核结构，包括相串联的选择管和存储管，其特征在于，所述选择管为LDNMOS晶体管。

2.根据权利要求1所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述存储管的浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管的有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。

3.根据权利要求2所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述LDNMOS晶体管的源区和所述存储管的漏区相邻接。

4.根据权利要求3所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述存储管的隧道注入层位于所述第三边下方的存储管有源区中。

5.根据权利要求4所述的嵌入BCD工艺的EEPROM核结构，其特征在于，所述存储管的隧穿介质层位于所述第三边下方、位于所述隧道注入层上方，所述第四边下方具有隔离介质层，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。

6.一种嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底中形成N阱、有源区和P阱，所述有源区包括位于所述N阱中的选择管有源区和位于所述P阱中的存储管有源区；

对所述存储管有源区进行隧道离子注入，在所述存储管有源区中形成隧道注入层；

在所述选择管有源区上形成选择管栅介质层，在所述隧道注入层上形成存储管的隧穿介质层；

在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅；

在所述存储管的浮栅上依次形成浮栅介质层和控制栅，其中浮栅介质层覆盖所述浮栅，控制栅覆盖所述浮栅介质层；

在所述选择管栅极两侧的选择管有源区中形成选择管的源区和漏区，在所述控制栅两侧的存储管有源区中形成存储管的源区和漏区，其中，选择管为LDNMOS晶体管。

7.根据权利要求6所述的嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，在所述选择管栅介质层上形成选择管栅极，在所述隧穿介质层上形成存储管的浮栅包括：形成第一多晶硅层，并对其进行刻蚀以形成所述选择管栅极和浮栅，所述浮栅的平面图形为中空的方框形，包括沿第一方向延伸的第一边和第二边，沿第二方向延伸的第三边和第四边，其中第一方向平行于所述存储管有源区的延伸方向，第二方向垂直于第一方向，所述存储管有源区位于第一边和第二边之间。

8.根据权利要求7所述的嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，所述选择管的源区和所述存储管的漏区相邻接。

9.根据权利要求8所述的嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，所述第三边靠近存储管的漏区，所述第四边靠近存储管的源区，所述第三边覆盖所述存储管的隧道注入层。

10.根据权利要求7所述的嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，在形成所述选择管栅介质层和存储管的隧穿介质层的过程中，还在所述存储管有源区上形成隔离介质层，所述浮栅的第四边形成于所述隔离介质层上，所述隔离介质层的厚度与所述选择管栅介质层的厚度相同且大于所述隧穿介质层的厚度。

11.根据权利要求6所述的嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，所述控制栅的形成过程包括：形成第二多晶硅层，并对其进行刻蚀以形成所述存储管的控制栅，并形成外围电路的电容极板。

12.根据权利要求6所述的嵌入BCD工艺的EEPROM核结构的形成方法，其特征在于，形成所述选择管和存储管的源区和漏区之后，还包括：

在所述选择管和存储管的源区和漏区的表面形成金属硅化物；

形成层间介质层，覆盖所述选择管和存储管；

在所述选择管和存储管的源区和漏区、选择管栅极和/或存储管的控制栅上方的层间介质层中形成接触孔；

在所述接触孔中填充互连结构。