[发明专利]基于FPGA的神经解码装置和方法

说明书

技术领域

本发明属于植入式脑-机接口领域，具体涉及一种基于FPGA的神经解码装置和方法。

背景技术

过去的几十年中，植入式脑-机接口的神经解码算法研究取得了引人注目的进展。

神经解码算法主要分为两类：线性解码算法和非线性解码算法。典型的线性解码算法主要有群矢量算法、维纳滤波算法和卡尔曼滤波器算法等；而非线性解码算法主要有人工神经网络算法、无味卡尔曼滤波算法和粒子滤波算法等。这些算法在植入式脑-机接口实验中均取得了较好的解码效果，而与之对应的算法复杂度也相应地提升了，复杂计算带来的高计算量对脑-机接口设备的低功耗和便携式实现带来了困难。传统的基于台式计算机的神经解码算法不利于植入式脑-机接口的实时解析，而且导致植入式脑-机接口设备体积过于庞大。因此在保证神经解码工作准确性的同时，又提出了实时计算的要求。理想的植入式脑-机接口是将神经信号处理设备实现完全的植入化，那么就需要有相应的硬件确保神经解码系统的实时计算，同时也需要实现设备低功耗和便携式设计。

近年来FPGA(Field Programmable Gate Array，基于现场可编程门阵列)技术取得了飞速发展，已经从最初只能面向纯逻辑替代的应用转变为能够面向复杂的计算密集型应用。最新推出的FPGA器件中，不仅集成有丰富的可配置逻辑块资源(Configurable Logic Block，CLB)，还包括大量面向计算密集应用的DSP单元、块状RAM(Block RAM，BRAM)和用于高速串行通信的RocketIO GTP收发器单元。同时为方便FPGA的调试，各FPGA厂商还推出了片内逻辑分析测试工具(如Xilinx公司的ChipScope)，在软硬件上保证了在FPGA上实现高性能计算的可行性。

发明内容

本发明提供了一种高可靠性、高计算性能的基于FPGA的神经信号解码装置。

一种基于FPGA的神经解码装置，包括：数据接收器、解码模型训练器、模型参数缓存器、解码模型计算器和解码结果输出器；其中，

所述的数据接收器，与所述的解码模型训练器和解码模型计算器连接，用于接收训练用神经信号及其所对应的运动状态，并将其传输至所述的解码模型训练器；还用于接收待解码神经信号，并将其传输至所述的解码模型计算器；

所述的解码模型训练器，与所述的数据接收器和模型参数缓存器连接，用于将从所述的数据接收器接收的训练用神经信号及其所对应的运动状态作为数据源进行解码模型的训练，计算得到解码模型参数并传输至所述的模型参数缓存器；

所述的模型参数缓存器，与所述的解码模型训练器和解码模型计算器连接，用于存放由所述的解码模型训练器计算得到的解码模型参数，并将其传输至所述的解码模型计算器；

所述的解码模型计算器，与所述的数据接收器、模型参数缓存器和解码结果输出器连接，用于解码模型的计算，根据从所述的数据接收器接收到的待解码神经信号和从所述的模型参数缓存器接收的解码模型参数来计算获得解码结果，并将所述的解码结果传输至所述的解码结果输出器；

所述的解码结果输出器，与所述的解码模型计算器连接，将从所述的解码模型计算器获得的解码结果输出。

本发明装置中，所述的数据接收器、解码模型训练器、模型参数缓存器、解码模型计算器和解码结果输出器集成在FPGA芯片上，各个组成部分的功能均采用FPGA中的特定功能块来实现，以完成更高的神经解码效率。一种采用本发明装置实现基于FPGA的神经解码方法，包括：神经信号数据接口控制步骤、解码模型训练步骤、解码模型计算步骤和解码结果输出步骤，其中，

所述的神经信号数据接口控制步骤为：数据接收器判断解码模型训练器的数据接收状态，若训练用神经信号及其所对应的运动状态数据接收完毕，则停止接收训练用神经信号及其所对应的运动状态数据，否则继续接收训练用神经信号及其所对应的运动状态数据送至解码模型训练器；同时数据接收器判断解码模型训练器的训练完成状态和解码模型计算器的空闲状态，若解码模型训练器的状态为训练完成且解码模型计算器的状态为空闲，则接收待解码神经信号数据送至解码模型计算器，否则停止接收待解码神经信号数据；

所述的解码模型训练步骤为：解码模型训练器先判断训练用神经信号及其所对应的运动状态数据的接收状态，若接收完毕则开始训练过程，否则继续接收训练用神经信号及其所对应的运动状态数据；训练过程是根据接收到的训练用神经信号及其所对应的运动状态数据计算解码模型参数，并将计算所得的解码模型参数传输至模型参数缓存器；