[发明专利]基于FPGA的神经解码装置和方法

权利要求书

1.一种基于FPGA的神经解码装置，包括：数据接收器、解码模型训练器、模型参数缓存器、解码模型计算器和解码结果输出器；其中，

所述的数据接收器，与所述的解码模型训练器和解码模型计算器连接，用于接收训练用神经信号及其对应的运动状态，并将其传输至所述的解码模型训练器；还用于接收待解码神经信号，并将其传输至所述的解码模型计算器；

所述的解码模型训练器，与所述的数据接收器和模型参数缓存器连接，用于将从所述的数据接收器接收的训练用神经信号及其对应的运动状态作为数据源进行解码模型的训练，计算得到解码模型参数并传输至所述的模型参数缓存器；

所述的模型参数缓存器，与所述的解码模型训练器和解码模型计算器连接，用于存放由所述的解码模型训练器计算得到的解码模型参数，并将其传输至所述的解码模型计算器；

所述的解码模型计算器，与所述的数据接收器、模型参数缓存器和解码结果输出器连接，用于解码模型的计算，根据从所述的数据接收器接收到的待解码神经信号和从所述的模型参数缓存器接收的解码模型参数来计算获得解码结果，并将所述的解码结果传输至所述的解码结果输出器；

所述的解码结果输出器，与所述的解码模型计算器连接，将从所述的解码模型计算器获得的解码结果输出。

2.采用如权利要求1所述的神经解码装置实现基于FPGA的神经解码方法，包括：神经信号数据接口控制步骤、解码模型训练步骤、解码模型计算步骤和解码结果输出步骤，其中，

所述的神经信号数据接口控制步骤为：数据接收器判断解码模型训练器的数据接收状态，若训练用神经信号及其所对应的运动状态数据接收完毕，则停止接收，否则继续接收训练用神经信号及其所对应的运动状态数据送至解码模型训练器；同时数据接收器判断解码模型训练器的训练完成状态和解码模型计算器的空闲状态，若解码模型训练器的状态为训练完成且解码模型计算器的状态为空闲，则接收待解码神经信号数据送至解码模型计算器，否则停止接收；

所述的解码模型训练步骤为：解码模型训练器先判断训练用神经信号及其所对应的运动状态数据的接收状态，若接收完毕则开始训练过程，否则继续接收；训练过程是根据接收到的训练用神经信号及其所对应的运动状态数据计算解码模型参数，并将计算所得的解码模型参数传输至模型参数缓存器；

所述的解码模型计算步骤为：解码模型计算器先判断解码模型训练器的训练完成状态，若训练完成则开始解码模型计算过程，否则继续等待；所述的解码模型计算过程是根据从所述的数据接收器接收到的待解码神经信号和从所述的模型参数缓存器接收的解码模型参数来完成解码模型计算，获得解码结果；

所述的解码结果输出步骤为：解码结果输出器判断解码模型计算器的计算完成状态，若计算完成则输出解码结果，否则等待解码结果。