[发明专利]静电保护电路

说明书

【技术领域】

本发明涉及集成电路设计领域，尤其涉及一种适合一层金属集成电路工艺的静电保护电路。

【背景技术】

在集成电路中，一般会对每个芯片管脚设计相应的静电保护电路，这样可以当任意两个芯片管脚间存在很高的静电电压时，可以实现有效泄放，防止过高静电电压击穿内部器件。

目前一般商用芯片的人体模型(HBM：Human Body model)的静电防护标准是2KV。而由于封装技术限制，一般压焊区的面积无法减到太小，同时根据静电防护标准，所需的静电保护电路的面积也较大。

特别是随着芯片越做越小，压焊区和静电保护器件面积在芯片总面积中所占的相对比例将越来越大，所以有必要改进压焊区和静电保护器件面积的设计以尽量减小压焊区和静电保护器件面积所占芯片面积。由于静电保护电路需要较宽的金属连接以保证很低的静电泄放电阻，因此最大的挑战来自于芯片制造工艺仅采用一层金属时。

因此，亟待提出一种新的技术方案来解决上述问题。

【发明内容】

本发明要解决的技术问题在于提供一种静电保护电路，其可以尽量减小压焊区和静电保护电路所占芯片面积，且可以在一层金属集成电路工艺中实现。

为了解决上述问题，本发明提供一种静电保护电路，其包括压焊区和设置于压焊区下的静电保护器件，所述压焊区与所述静电保护器件的部分区域共享芯片面积。

在一个进一步的实施例中，所述静电保护器件为N型场效应晶体管、P型场效应晶体管或者可控硅整流器。

在一个更进一步的实施例中，所述静电保护器件包括栅极、源极、漏极和衬底，所述漏极位于所述压焊区下以与所述压焊区共享区域。

在一个更进一步的实施例中，所述静电保护电路所在的芯片具有一个金属层，所述压焊区位于所述金属层中，所述漏极通过漏极接触孔与所述压焊区连接，所述源极和衬底通过接触孔连接至所述金属层对应的金属上。

在一个更进一步的实施例中，所述源极和衬底与金属层中的同一片金属连接。

在一个更进一步的实施例中，所述静电保护电路还包括位于芯片外边缘的封闭环，连接所述源极和衬底的金属在芯片外边缘与所述封闭环上的金属共享。

在一个更进一步的实施例中，压焊区金属到其相邻金属的间距大于等于1.5um。

在一个更进一步的实施例中，围绕所述压焊区形成有所述栅极，围绕所述栅极形成有所述源极和所述衬底，所述漏极和所述源极之间形成有沟道，在沟道和所述栅极之间有氧化层。

在一个更进一步的实施例中，所述源极为N+有源区，所述衬底为P+有源区，

所述漏极由N+有源区、N型阱及阱中的P+有源区构成，所述N型阱中的P+有源区通过接触孔与所述压焊区金属连接，所述漏极的N+有源区也通过接触孔与所述压焊区金属连接，N型阱、源极的N+有源区、衬底的P+有源区形成于P型基底上，这样N阱中的P+有源区、N阱、P型基底、源极N+有源区形成P-N-P-N结构。

与现有技术相比，本发明中将静电保护器件设置于压焊下，使压焊区可以与静电保护器件的部分区域共享芯片面积，从而可以节省芯片面积。

关于本发明的其他目的，特征以及优点，下面将结合附图在具体实施方式中详细描述。

【附图说明】

结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：

图1A为本发明的静电保护电路在一个实施例中的俯视示意图；

图1B为沿图1A中AA-AA线的剖面示意图；

图2A为本发明中的静电保护电路在另一个实施例中的俯视示意图；

图2B为沿图2A中BB-BB线的剖面示意图；

图3A为本发明中的静电保护电路在再一个实施例中的俯视示意图；和

图3B为沿图3A中CC-CC线的剖面示意图；和

图4为接触孔在一个实施例中的阵列示意图

【具体实施方式】

本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法、程序、成分和电路已经很容易理解，因此它们并未被详细描述。