[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，所述半导体器件包括：

在半导体衬底上形成的被图案化的叠层结构，所述叠层结构从下至上依次包括锗半导体层、栅极电介质层和栅极层；

在所述锗半导体层的两侧选择性外延生长的被掺杂的外延半导体层，

其中，所述外延半导体层形成抬高的源漏延伸区，并且所述锗半导体层用作沟道区。

2.如权利要求1所述的半导体器件，其特征在于，所述外延半导体层的掺杂浓度为5.0×10¹⁹～5.0×10²¹cm^-3。

3.如权利要求1所述的半导体器件，其特征在于，所述外延半导体层的厚度为5～50nm。

4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为PMOS晶体管。

5.如权利要求1所述的半导体器件，其特征在于，所述外延半导体层为锗层。

6.如权利要求1所述的半导体器件，其特征在于，所述锗半导体层的两端相对于所述栅极电介质层被底切，并且，所述锗半导体层被底切掉的总长度为栅极长度的10～20％。

7.如权利要求1-6中任意一项所述的半导体器件，其特征在于，所述栅极电介质层和所述栅极层被替换为高K栅极电介质层和金属栅极层。

8.如权利要求7所述的半导体器件，其特征在于，所述高K栅极电介质层基本上为U形，并且所述金属栅极层被所述高K栅极电介质层包围。

9.一种半导体器件的制造方法，其特征在于，所述制造方法包括如下步骤：

在半导体衬底上形成被图案化的叠层结构，所述叠层结构从下至上依次包括锗半导体层、栅极电介质层和栅极层；

在所述锗半导体层的两侧选择性外延生长被掺杂的外延半导体层，以形成抬高的源漏延伸区；以及

将所述栅极电介质层和所述栅极层替换为高K栅极电介质层和金属栅极层，而留下所述锗半导体层用作沟道区。

10.如权利要求9所述的制造方法，其特征在于，所述外延半导体层的掺杂浓度为5.0×10¹⁹～5.0×10²¹cm^-3。

11.如权利要求9所述的制造方法，其特征在于，所述外延半导体层的厚度为5～50nm。

12.如权利要求9所述的制造方法，其特征在于，所述半导体器件为PMOS晶体管。

13.如权利要求9所述的制造方法，其特征在于，所述外延半导体层为锗层。

14.如权利要求13所述的制造方法，其特征在于，所述选择性外延生长的条件如下：H₂的流量为10～50SLM，GeH₄的流量为100～300SCCM，以及摩尔比为1∶99的AsH₃和H₂的混合物，摩尔比为1∶99的B₂H₆和H₂或摩尔比为1∶99的PH₃和H₂的混合物的流量为约90SCCM，温度为约530℃，并且压力为约0.07托。

15.如权利要求9所述的制造方法，其特征在于，所述制造方法进一步包括如下步骤：在形成所述叠层结构之后且在形成所述抬高的源漏延伸区之前，对所述锗半导体层进行蚀刻，以相对于所述栅极电介质层底切所述锗半导体层的两端，

其中，所述锗半导体层被底切掉的总长度为栅极长度的10～20％。

16.如权利要求15所述的制造方法，其特征在于，

通过摩尔比为3∶97的H₂O₂和H₂O的混合物在室温下蚀刻所述锗半导体层。