[发明专利]形成可挠曲电路板的方法

说明书

技术领域

本发明涉及一种形成可挠曲电路板的方法。本发明，具体涉及一种印刷包含银或是碳的导电前体于绝缘基板上，再熟化导电前体而形成可挠曲电路板的方法。导电前体同时覆盖并填入连通绝缘基板的第一面与第二面的通孔中。本发明方法可减少铜金属的消耗，以减少生产成本。

背景技术

由可挠曲材料所制成的电路板，在现今各种电子产品中应用非常广泛。由于金属铜具有绝佳的导电性，更是电路板中电路的导电材料的第一首选。

一般说来，制作电路板中电路的方法通常是，提供一整片包覆铜的绝缘基材。然后在铜层上形成图案化的掩膜，以定义线路的图案。再使用蚀刻方式移除多余的铜层而得到位于绝缘基材上的铜导线。

近期，由于原物料的价格不断攀升，包覆纯铜基材的成本也因的水涨船高，造成生产成本上吃重的负担。另外，在蚀刻过后，大部份未用以作为导线的铜层被加以去除，不但浪费，还产生大量的废铜液需要被额外处理。这也不符合现今环保节能的生产趋势。

因此，仍然需要一种制造可挠曲电路板的新颖方法。可以不使用金属铜作为导线，而省却使用昂贵金属铜的生产成本。另外，亦希望省略蚀刻铜层的步骤，而将原料的损耗尽量降低，符合现今环保节能的生产趋势。

发明内容

本发明于是提出一种形成可挠曲电路板的方法。本发明的可挠曲电路板因为不使用整片金属铜作为导线图案的来源，所以可以省却使用昂贵金属铜的生产成本。另外，本发明亦省略蚀刻铜层的步骤，所以还可以将原料的损耗尽量降低，又符合现今环保节能的生产趋势。

在本发明所提出形成可挠曲电路板的方法中，首先提供包含第一面与第二面的绝缘基板(步骤1)。其次，形成位于绝缘基板中并连通第一面与第二面的通孔(步骤2)。然后，进行一印刷步骤(步骤3)，而在第一面上印刷一导电前体，此导电前体亦于印刷过程中同时覆盖并填入通孔中。继续，熟化导电前体(步骤6)，便形成了一导电组合物，同时得到一电路，以成为一可挠曲电路板。其中导电组合物包含银与碳的至少一种。

在本发明的第一实施态样中，导电组合物实质上无铜。在本发明的第二实施态样中，如果导电组合物包含熟化的银浆时，导电组合物的线宽不小于60公厘，而导电组合物的线距不小于70公厘。在本发明的第三实施态样中，如果导电组合物包含熟化的碳浆时，导电组合物的线宽为100公厘至150公厘，而导电组合物的线距不小于150公厘。在本发明的第四实施态样中，可以在印刷步骤前进行一表面改质步骤(步骤4)，而在温度130℃至150℃间粗化第一面30分钟至60分钟。在本发明的第五实施态样中，还可以进行一前处理步骤，而使用电浆处理绝缘基板。

在本发明的第六实施态样中，在印刷步骤前还可以进行一表面清洁步骤(步骤5)，以静电清洁第一面。在本发明的第七实施态样中，导电组合物会形成具有特定图形的电极，此特定图形可以是图案、文字或数字。在本发明的第八实施态样中，还可以将导电前体形成于第二面上(步骤8)。然后，熟化导电前体，而于第二面上形成导电组合物并覆盖通孔，使得位于第二面上的导电组合物与位于第一面上的导电组合物会经由通孔电连接。在本发明的第九实施态样中，导电组合物可以是第一导电组合物与一第二导电组合物，使得第一导电组合物覆盖第二导电组合物。在本发明的第十实施态样中，可以在第二面上形成电连接垫(步骤7)。在本发明的第十二实施态样中，可以对导电组合物进行一电路测试(步骤9)。在本发明的第十三实施态样中，可以使用第一导电组合物来覆盖第二导电组合物(步骤10)。在本发明的第十四实施态样中，可以使用防焊层来覆盖第一面的绝缘基板(步骤11)。在本发明的第十五实施态样中，可以使用防焊层来覆盖第二面的绝缘基板(步骤12)。在本发明的第十六实施态样中，可以裁切绝缘基板成为条状(步骤13)。

附图说明

图1绘示本发明形成可挠曲电路板方法的流程图。

图2至图11则绘示本发明形成可挠曲电路板方法的示意图，其中

图2绘示绝缘基板的前处理步骤；

图2绘示在绝缘基板中形成至少一通孔；

图3绘示进行表面处理步骤；

图4绘示绝缘基板的第一面上进行印刷步骤；

图5绘示熟化导电前体而形成导电组合物；

图6绘示形成电连接垫；

图7绘示进行电路测试；

图8绘示使用第一导电组合物来覆盖第二导电组合物；

图9绘示防焊层的图案覆盖导电组合物的图案；

图10绘示使得防焊层的图案与导电组合物的图案互补；

图11绘示裁切绝缘基板。