[发明专利]一种绝缘体上硅二极管器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种绝缘体上硅二极管器件及其制造方法。

背景技术

二极管，又称为晶体二极管，是一种具有单向导电的二端器件。二极管是诞生最早的半导体器件之一，其应用非常广泛，在几乎所有的电子电路中都会被使用到，起着非常重要的作用。

绝缘体上硅(Silicon-On-Insulator，SOI)技术是在顶层硅和硅衬底之间引入了埋氧层。通过在绝缘体上形成半导体薄膜，SOI具有了体硅所无法比拟的优点：实现了集成电路中元器件的介质隔离，以及彻底消除了体硅CMOS电路中的寄生闩锁效应。此外，采用SOI制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小、以及特别适用于低压低功耗电路等优势。因此，SOI技术已经受到了越来越多的关注，逐步成为深亚微米的低压、低功耗集成电路的主流技术。

目前，在绝缘体上硅CMOS工艺中通常使用的二极管包括栅控二极管以及硅化物阻挡(Silicide Blocking，SAB)二极管。下面，对上述两种常用的二极管进行简单的说明。

首先，请参考图1，图1为目前绝缘体上硅CMOS工艺中所使用的栅控二极管的结构剖面示意图。如图所示，该栅控二极管包括硅衬底102、位于该硅衬底102之上的埋氧层101、以及位于该埋氧层101之上的顶层硅105，在所述顶层硅105之上存在栅氧化层103以及位于该栅氧化层103之上的多晶硅层107，其中，该多晶硅层107通常电学接地。对于n+-p-p+二极管器件来说，n+注入区域位于多晶硅层107内部分区域107a、以及位于该部分区域107a一侧的器件层105内(即编号为104的区域)，p+注入区域多晶硅层107内部分区域107b、以及位于该部分区域107b一侧的器件层105内(即编号为106的区域)，p型区域(未示出)位于所述n+注入区域和p+注入区域之间的器件层105内；对于p+-n-n+二极管器件来说，p+注入区域位于多晶硅层107内部分区域107a、以及位于该部分区域107a一侧的器件层105内(即编号为104的区域)，n+注入区域多晶硅层107内部分区域107b、以及位于该部分区域107b一侧的器件层105内(即编号为106的区域)，n型区域(未示出)位于所述p+注入区域和n+注入区域之间的器件层105内。

上述栅控二极管的缺点在于：(1)需要生成栅氧化层103以及多晶硅层107，从而导致器件结构和制备工艺都相对复杂；(2)在多晶硅层107存在一个寄生的pn结(参考图1中虚线圈起的位置)，需要额外的硅化物工艺将其电学短接起来；(3)在多晶硅层107、栅氧化层103、以及n型或p型区域之间存在寄生电容。

接着，请参考图2，图2为目前绝缘体上硅CMOS工艺中所使用的SAB二极管结构的剖面示意图。如图所示，该SAB二极管包括硅衬底202、位于该硅衬底之上的埋氧层201、以及位于该埋氧层201之上的顶层硅205。对于n+-p-p+二极管器件来说，n+注入区域204以及p+注入区域206均位于所述顶层硅205内，其二者之间为p型区域，且p型区域的深度大于所述n+注入区域204以及p+注入区域206的深度；对于p+-n-n+二极管器件来说，p+注入区域204以及n+注入区域206同样位于所述顶层硅205内，其二者之间为n型区域，且n型区域的深度大于所述p+注入区域204以及n+注入区域206的深度。在所述p+注入区域以及n+注入区域的上表面存在接触层207(如金属硅化物层)，用于降低n+注入区域以及p+注入区域的接触电阻，在所述接触层207之间还存在有掩膜层203，用于防止二极管的pn结被接触层207短接而发生短路现象。

上述SAB二极管与栅控二极管相比，由于无需生成栅氧化层以及多晶硅层，所以其结构和制作工艺都相对简单。但是，所述SAB二极管仍存在一些不足之处，即，p+-n-n+二极管中p+注入区域和n型区域(n+-p-p+二极管中为n+注入区域和p型区域)之间存在侧向pn结(参考图2中虚线圈起的位置)，该侧向pn结的存在，使得面积相同而周长不同的SAB二极管具有不同的电流-电压特性以及电容-电压特性，从而为电路设计带来了一定的不便。

因此，亟需提出一种解决上述问题的绝缘体上硅二极管器件及其制造方法。

发明内容

本发明的目的是提供一种绝缘体上硅二极管器件及其制造方法，不但避免了寄生电容以及侧向pn结的存在，还可以有效地防止二极管器件的pn结被接触层短接，且工艺简单，与目前主流CMOS工艺技术相兼容。