[发明专利]一种3D封装硅抛光液

说明书

技术领域

本发明涉及一种化学机械抛光液，尤其涉及一种适用于3D封装硅的化学机械抛光液。

背景技术

在集成电路(integrated circuit，简称IC)发展中，其驱动力来源于对更高性能、更多功能、更小尺寸、更低功耗和成本的追求。传统的多层金属位于2D(2-Demensional)有源电路上方，互连的结构会对于IC全局互连造成信号延迟，而且随着等比例缩小的持续进行，期间密度不断增加，延迟问题就更为突出。为了避免这种延迟，同时也为了满足性能、频宽和功耗的要求，设计人员开发出在垂直方向上将芯片叠层的新技术，这样可以穿过有源电路直接实现高效互连。经济的新型小尺寸3D硅通孔技术(Through -Silicon-Via，简称TSV)也由此应运而生。

3D封装硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术，其在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。与以往的IC封装键合和使用凸点的叠加技术不同，3D封装硅通孔技术封装具有最小的尺寸和重量，可以将不同种类的技术集成到单个封装中，用短的垂直互连代替长的2D互连，降低寄生效应和功耗等。此技术能够很好的节约制造成本，且有效提高集成电路系统的整合度与效能。

无论堆叠形式和连线方式如何改变，在封装整体厚度不变甚至又降低趋势下，堆叠中所用各层芯片厚度就不可避免的需要被减薄。现在各层封装使用的芯片厚度都控制在100微米以下，而先进的技术要求达到40～25微米左右的近乎极限厚度，堆叠的厚度达到10层以上。即使不考虑多层堆叠的要求，但是芯片间的通孔互连技术就要求上层芯片厚度在20～30微米，这是现在等离子开孔及金属沉积技术所比较适用的厚度，同时也几乎仅仅是整个器件层的厚度。因此，硅片的超薄化工艺(小于50微米)将在封装技术中扮演越来越重要的角色，其应用范围也越来越广泛。

在芯片厚度不断减薄发展中，其加工损伤及内在应力以及其刚性要满足硅片保持原有的平整状态，而对于芯片平坦化技术也接受考验。

在集成电路制造工艺中，化学机械抛光(CMP)工艺便是目前最有效、最成熟的平坦化技术。其集清洗、干燥、在线检测、终点检测等技术于一体的化学机械平坦化技术，是IC向微细化、多层化、平坦化、薄型化发展的产物；是集成电路提高生产效率、降低成本、晶圆全局平坦化必备技术。

随着集成电路技术的不断发展，对于化学机械工艺也不断寻求新的改进。尤其是在集成电路的3D封装技术成熟后，硅通孔技术不断得到更多应用，对于抛光硅技术的改进也越来越引起人们的重视。在抛光过程中，3D封装技术常常平整地需要去除10个微米以上的硅，使得化学机械抛光液的选择提出更高要求，其不但要满足抛光基材平整性，同时要满足对于多晶硅高抛光率要求，这也是衡量工业化生产效率的重要指标。然而现有的抛光液中，大多对硅的去除速率不足，需要消耗很长时间对抛光基材进行抛光，从而显著增加成本。

在目前技术中，有一系列已经公开的一系列硅化学机械抛光液，如：美国专利US2002151252A1提供了一种用于硅CMP的组合物和方法；美国专利US20060014390A1公开了一种，以4.25～18.5wt％的研磨颗粒，80～95wt％的去离子水，表面活性剂，和0.05～1.5wt％氢氧化钾、氢氧化钠、氨水、或胺类化合物中的一种或是多种作为主要成份的化学机械抛光液，并配合特定的抛光工艺对硅进行抛光的方法；又如专利US005860848A公开了一种使用聚合体电解质的硅CMP的方法，然而上述抛光液在应用上存在明显的去除速率不足，其无法满足3D封存技术的抛光硅的要求，严重影响产率。

发明内容

本发明提供了一种3D封装硅抛光液，本抛光液包括含有一个或多个α-氨基的含氮化合物速率抛光剂，克服现有对于3D封装硅抛光率不足的缺陷，满足现代对于3D封装硅的抛光产率要求。

本发明3D封装硅抛光液通过以下技术方案实现其目的：一种3D封装硅抛光液，包括：研磨颗粒、碱性物质，抛光速率提升剂和载体，所述速率提升剂为含有一个或多个α-氨基的含氮化合物，且所述3D封装硅抛光液不含氧化剂。

上述的3D封装硅抛光液，其中，所述碱性物质为氢氧化钾、氢氧化钠、氢氧化锂、氢氧化铯、四甲基氢氧化胺、四乙基氢氧化胺、四丙基氢氧化胺、乙二胺、氨水、二乙二胺，二乙基三胺，三乙基四胺，羟乙基乙二胺，多烯多胺羟胺、乙醇胺或三乙醇胺中的一种或多种。