[发明专利]用于存储器的字线驱动器

权利要求书

1.一种存储器装置，其包含：

存储器单元阵列的存储器单元，其可经由字线寻址；

上拉下拉(PUPD)串，其用以选择或取消选择所述字线，所述PUPD串包含：

下拉晶体管，其电连接于所述字线与电流宿之间以选择所述字线；及

一个或一个以上上拉电阻器，其电连接于所述字线与电压源之间以取消选择所述字线，其中所述一个或一个以上上拉电阻器串联连接到所述下拉晶体管。

2.根据权利要求1所述的存储器装置，其中所述一个或一个以上上拉电阻器包含在所述存储器单元阵列的边缘上或附近的硅扩散部。

3.根据权利要求2所述的存储器装置，其中所述硅扩散部包含植入于硅衬底中的n型材料。

4.根据权利要求1所述的存储器装置，其中所述一个或一个以上上拉电阻器包含在所述字线的延伸到所述存储器单元的基极的开头上或附近的硅扩散部。

5.根据权利要求1所述的存储器装置，其进一步包含额外晶体管，所述额外晶体管用以在所述下拉晶体管中的连续两个下拉晶体管之间将电流注入到所述PUPD串中以便以比在没有所述经注入电流的情况下执行的速率快的速率取消选择所述字线。

6.根据权利要求5所述的存储器装置，其进一步包含电连接于所述连续两个下拉晶体管中的一者的基极与所述额外晶体管的基极之间的反相器。

7.根据权利要求1所述的存储器装置，其中所述下拉晶体管包含NMOS晶体管。

8.一种方法，其包含：

在衬底上形成字线以寻址存储器单元阵列的存储器单元；及

在所述衬底上形成一个或一个以上上拉电阻器，所述一个或一个以上上拉电阻器用以升高电压以取消选择所述字线。

9.根据权利要求8所述的方法，其进一步包含：

使用同一掩模在大致相同时间形成所述存储器单元阵列与所述一个或一个以上上拉电阻器。

10.根据权利要求8所述的方法，其中使用硅扩散部来形成所述一个或一个以上上拉电阻器。

11.根据权利要求10所述的方法，其中所述硅扩散部包含植入于所述衬底中的n型材料。

12.根据权利要求11所述的方法，其中所述存储器单元阵列的所述边缘包含所述字线的延伸到所述存储器单元的基极的开头。

13.根据权利要求8所述的方法，其进一步包含：

形成额外晶体管，所述额外晶体管用以在串联连接到所述一个或一个以上上拉电阻器的两个连续下拉晶体管之间注入电流以便以比在没有所述经注入电流的情况下执行的速率快的速率取消选择所述字线。

14.根据权利要求13所述的方法，其进一步包含：

形成反相器以电连接所述两个连续下拉晶体管中的一者的基极与所述额外晶体管的基极。

15.根据权利要求13所述的方法，其中所述两个连续下拉晶体管包含NMOS晶体管。

16.一种系统，其包含：

存储器控制器，其用以操作存储器装置，所述存储器装置包含：

存储器单元阵列的存储器单元，其可经由字线寻址；

上拉下拉(PUPD)串，其用以响应于通过对命令进行解码所产生的电子信号而选择或取消选择所述字线，其中所述PUPD包括电连接于所述字线与电压源之间以取消选择所述字线的一个或一个以上上拉电阻器；及

处理器，其用以代管一个或一个以上应用程序且用以起始给所述存储器控制器的所述命令以提供对所述存储器阵列中的所述存储器单元的存取。

17.根据权利要求16所述的系统，其进一步包含串联连接到所述PUPD串中的所述一个或一个以上上拉电阻器且电连接于所述字线与电流宿之间以选择所述字线的下拉晶体管。

18.根据权利要求17所述的系统，其中所述下拉晶体管包含NMOS晶体管。

19.根据权利要求16所述的系统，其中所述一个或一个以上上拉电阻器包含在所述存储器单元阵列的边缘上或附近的硅扩散部。

20.根据权利要求17所述的系统，其进一步包含额外晶体管，所述额外晶体管用以在所述下拉晶体管中的连续两个下拉晶体管之间将电流注入到所述PUPD串中以便以比在没有所述经注入电流的情况下执行的速率快的速率取消选择所述字线。