[发明专利]含有JTAG接口的芯片

说明书

技术领域

本发明涉及半导体技术，特别涉及一种含有JTAG接口的芯片。

背景技术

随着芯片规模越来越大，复杂度越来越高，芯片的测试也越来越难，因此可测性设计是大规模集成电路的基本设计要求。

JTAG是一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。

JTAG接口的结构如图1所示，它主要包括一个状态控制器(TAP controller)，一个指令寄存器(Instruction register)，一些测试数据寄存器(Test data register)以及输出级(Output stage)。

JTAG接口的测试数据寄存器包含一些必须的测试数据寄存器，如边界扫描寄存器(Boundary scan register)等，也包含一些用户自定义的寄存器(Design specific test data register)，这些寄存器的内容和长度完全由设计决定，因此可以把所有与芯片测试有关的寄存器，如扫描(scan)测试，存储器自测试(BIST)等等，都放到这类寄存器当中，从而使JTAG接口成为测试控制器。

JTAG接口的指令寄存器使JTAG接口可以支持不同的指令，指令经过解码，选择不同的测试数据寄存器。

JTAG接口得到了更多的自动测试设备(ATE)的支持，这使得通过在芯片中实现JTAG，可以提高芯片的可测性，增加芯片测试覆盖率，方便将来在PCB板子上的测试。同时由于JTAG是国际标准，得到很多测试机的支持，因而使用方便，开发容易。所以目前含有JTAG接口的芯片种类较多，如CPU、DSP、CPLD、FPGA等。

标准JTAG接口通常有5线：TMS、TCK、TDI、TDO、TRST*，其中TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI输入JTAG接口；TDO为测试数据输出，数据通过TDO从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST*为测试复位，低电平有效。

现有的含有JTAG接口的芯片，通常需要额外增加TDI、TMS、TCK、TDO及TRST*等5个引脚，虽然TRST*是可选的，仍然要至少额外增加4个引脚。这使得JTAG对于引脚数目不多的芯片来说影响太大，甚至根本就不适用。

发明内容

本发明要解决的技术问题是提供一种含有JTAG接口的芯片，引脚较少。

为解决上述技术问题，本发明的含有JTAG接口的芯片，包括芯片功能模块、一标准JTAG接口，还包括一多路选择器；

所述标准JTAG接口的TDI、TMS、TCK与芯片功能模块的三个输入分别短接；

所述标准JTAG接口的TRST*与所述多路选择器的选择控制端短接；

所述标准JTAG接口的TDO接所述多路选择器的第一输入；

所述芯片功能模块的一输出接所述多路选择器的第二输入；

当TRST*为低电平时，标准JTAG接口复位，并且所述多路选择器的输出为芯片功能模块的一输出；

当TRST*为高电平时，标准JTAG接口工作，并且所述多路选择器的输出为标准JTAG接口的TDO。

本发明的含有JTAG接口的芯片，通过将标准JTAG接口的TDI、TMS、TCK、TDO同芯片其他功能模块的输入输出进行引脚复用，既大大提高了芯片的可测性，又避免了芯片因加入JTAG接口而使引脚太多，特别适用于引脚数目少，或者引脚数目虽多，但是无法增加引脚数目(比如为了兼容性，或者封装价格的因素)的芯片。

附图说明

下面结合附图及具体实施方式对本发明作进一步详细说明。

图1是JTAG接口的结构示意图；

图2是本发明的含有JTAG接口的芯片一实施方式示意图。

具体实施方式

本发明的含有JTAG接口的芯片一实施方式如图2所示，包括芯片功能模块、一标准JTAG接口、一多路选择器；

芯片功能模块泛指芯片中所述标准JTAG接口、多路选择器之外的接有芯片引脚的其它模块；

标准JTAG接口有5线：TCK(测试时钟输入)、TDI(测试数据输入)、TDO(测试数据输出)、TMS(测试模式选择)、TRST*(测试复位，低电平有效)；

所述标准JTAG接口的TDI、TMS、TCK与芯片功能模块的三个输入分别短接，作为芯片的三个复用输入引脚；