[发明专利]固体摄像器件、固体摄像器件制造方法以及电子装置

说明书

相关申请的交叉参考

本申请包含与2010年3月31日向日本专利局提交的日本优先权专利申请JP 2010-080526所公开的内容相关的主题，因此将该日本优先权专利申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及固体摄像器件、固体摄像器件制造方法以及电子装置，特别地，涉及能够稳定地形成溢出势垒(overflow barrier)的固体摄像器件、该固体摄像器件的制造方法以及安装有该固体摄像器件的电子装置。

背景技术

固体摄像器件包括例如互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)图像传感器，该CMOS图像传感器通过MOS晶体管来读出累积在作为光电转换元件的光电二极管的pn结电容中的光电荷。

CMOS图像传感器进行这样的操作：它把累积在各像素或各行等中的光电二极管内的光电荷读出。因此，例如，所有像素中的用于累积光电荷的曝光期间不可能相互一致，并且当被拍摄物体移动时所拍摄的图像中会发生失真。

图1示出了单位像素的结构示例。

如图1所示，单位像素20A除了包括光电二极管(PD)21以外，还包括传输门24、浮动扩散区域(FD)25、复位晶体管26、放大晶体管27和选择晶体管28。

在单位像素20A中，光电二极管21例如是埋入型光电二极管，该埋入型光电二极管是通过将N型埋入层34埋入到形成于P型阱层32表面侧的P型层33中而形成的，上述P型阱层32形成在N型基板31上。P型阱层32形成在第二传输门24的下方。当第二传输门24处于断开状态时，电荷的移动受到电位势垒的阻碍。另一方面，当第二传输门24处于导通状态时，第二传输门24下方的电位势垒变低，由光电二极管21的pn结所累积的电荷被传输至浮动扩散区域25，并且浮动扩散区域25的电压的变化经过放大晶体管27后而被输出至信号线17。

如上所述，设有这种单位像素的CMOS图像传感器具有如下问题：当拍摄移动的被拍摄物体时，会发生图像失真。

机械快门系统

使用机械遮光部的机械快门系统被广泛作为实现全局曝光的方法之一，该全局曝光用于在同一曝光期间内对具有上述结构的单位像素20A的固体摄像器件中的所有像素进行摄像。全局曝光是这样进行的：所有像素同时开始曝光，并且所有像素同时结束曝光。

机械快门系统通过机械地控制曝光期间使得所有像素中光入射到光电二极管21上的期间以及所有像素中产生的光电荷的期间彼此相同。在得到将机械快门关闭因而基本上没有光电荷被累积的状态之后，机械快门系统依次读出信号。然而，由于该机械快门系统需要机械遮光部，因而难以小型化，并且由于机械驱动速度受到局限，因此该机械快门系统的同时性(simultaneity)比电气方法的同时性差。

设有存储部的像素结构

图2示出了包括有存储部(MEM)的CMOS图像传感器中的单位像素的结构示例。

如图2所示，单位像素20B包括与浮动扩散区域(FD)25分隔开的电荷保持区域(下文中称为“存储部(MEM)”)23。存储部23用于对埋入型光电二极管(PD)21中所累积的光电荷进行暂时保持。单位像素20B还包括用于将光电二极管(PD)21中所累积的光电荷传输至存储部23的第一传输门22。

在设有存储部23的单位像素20B中，由光电二极管(PD)21累积的光电荷一旦被传输给存储部23之后，上述光电荷随后便被继续传输给浮动扩散区域25，并进行读出操作。然而，由于第一传输门22和存储部23形成于同一像素内，因而光电二极管(PD)21中能够累积的电荷最大量有所减少。这样的CMOS图像传感器例如披露于作为专利文献1的日本专利特许公报第2006-311515号和作为专利文献2的日本专利特许公报第11-177076号中。

通过溢出通道使光电二极管与存储部一体化的像素结构

作为用于解决上述使用了存储部23的系统中所出现的问题的方法，例如参见作为专利文献3的日本专利特许公报第2009-268083号(图19和图21)，本申请人在先提出过一种像素结构，在该像素结构中，当在光电二极管21与存储部23之间的电荷传输通道中形成电位势垒(一般称为溢出势垒)时，光电二极管21与存储部23以耗尽状态彼此连接。

图3示出了专利文献3中所提出的单位像素的结构示例。如图3所示，单位像素20C具有这样的结构：该结构中，通过在栅极电极22A下方且在光电二极管21与存储部23之间的边界部分中设置N型杂质扩散区域37来形成溢出通道30。